PCB設計向上：耐干渉性能を高める実証済み戦略

電子技術の急速な発展は電子部品高密度化を促進し、PCB設計者に耐干渉能力を要求しています。PCB設計プロセスでは、PCB設計一般原則と耐干渉要件に準拠する必要があります。PCB設計の耐干渉能力は電子製品の有効性と安定性に直結し、設計の重要ポイントと見なされます。設計手順で耐干渉要件を十分考慮すれば、事後対策が不要になり時間も節約できます。

PCBにおける干渉発生源

PCB干渉発生源は以下の要素からなります：

• 干渉源：リレー、サイリスタ、電動機、高周波クロック等、干渉を生成する部品・デバイス・信号
• 感度部品：A/D(D/A)コンバータ、単チップマイコン(SCM)、デジタルIC等、干渉を受けやすい対象
• 伝送経路：干渉源から感度部品へ干渉が伝播する経路・媒体。干渉伝送経路により伝導干渉と放射干渉に分類。前者はリード経由で感度部品へ伝播。有用信号周波数帯と異なる高周波干渉ノイズは、リードにフィルタ追加で遮断可能、場合によりアイソレートオプトカプラも有効。放射干渉は空間経由で感度部品へ伝播。一般解は干渉源と感度部品距離拡大、またはグランド線で隔離。

PCB設計における耐干渉原則

耐干渉一般原則は：干渉源抑制、干渉伝送経路遮断、感度部品耐干渉能力向上。各原理の具体策を以下に示します：

干渉源抑制

• リレー：2対策で干渉源抑制
  1. リレーコイルにフライバックダイオード追加、コイルオフ時逆起電力生成干渉除去
  2. リレーピンに並列でスパーク抑制回路接続、スパーク干渉低減
• 電動機：フィルタ回路追加。コンデンサ・インダクタリードは可能な限り短く
• サイリスタ：サイリスタピンにRC干渉抑制回路接続、サイリスタ生成ノイズ低減
• IC：基板上各ICに0.01μF〜0.1μF高周波コンデンサ接続、ICから電源への干渉低減。配線では高周波コンデンサ配線を電源近接、短く太く。そうでなければ等価直列抵抗増大、フィルタ効果影響

干渉伝送経路遮断

具体的な遮断対策：

• 電源からSCMへの影響を十分考慮。多くのSCMは電源ノイズに高感度、SCM電源にフィルタ回路や電圧レギュレータ追加で電源ノイズ干渉低減
• SCM I/Oポートでノイズ部品制御時、I/Oポートとノイズ源間にアイソレーション（Π型フィルタ波形）追加
• 水晶発振器配線に注意。水晶発振器をSCMピン近接配置、グランド線でクロックゾーン隔離。水晶発振器シェルをグランド接続し安定化
• 強弱信号、デジタル/アナログ信号ベースで基板合理的パーティション。電動機・リレー等干渉源をSCM等感度部品から隔離
• グランド線でデジタルゾーンとアナログゾーン隔離、デジタルグランドとアナロググランド分離し電源グランドで1端接続。この原則はA/D・D/Aチップ配線にも適用
• SCMと高電力部品グランド線を独立してグランド接続、相互干渉低減。高電力部品は基板エッジ配置
• フェライトビーズ、フェライトチューブ、電源フィルタ、シールドケース等耐干渉部品をSCM I/Oポート、電源線、PCB接続線等基板キーポイントに使用、回路耐干渉能力大幅向上

感度部品耐干渉能力向上

感度部品からの干渉ノイズ拾い上げ低減と、異常状態からの高速回復を指します。感度部品耐干渉能力向上一般対策：

• 配線時回路ループ面積拡大で誘導ノイズ低減
• 配線時電源線とグランド線を可能な限り太く、電圧降下とデカップリングノイズ低減
• SCMアイドルI/Oポートをグランドまたは電源接続、他ICアイドルポートもシステムロジック変更なしで同様処理
• SCMに電源モニタとウォッチドッグ回路使用、回路全体耐干渉能力大幅向上
• IC部品をソケットではなく基板に直接はんだ付け
• 現在速度で要件充足ならSCM水晶発振器周波数低減、低速デジタル回路採用

耐干渉PCB設計と製造についてさらに情報が必要ですか？弊社エンジニアはメール一本でご対応可能です。

参考リソース

• PCB耐干渉とグラウディング戦略分析
• PCB設計で干渉を克服する方法
• カスタムPCB製造プロジェクトの即時見積もり取得