ラップトップ PCB の EMC を保証する 3 つの設計上の考慮事項

ラップトップ PCB に関しては、6 層または 8 層の回路基板が一般的に選択されます。ただし、コストを考慮すると、6 層 PCB が PCB 設計者にとって最適な選択です。悲しいことに、6 層 PCB の EMC (電磁両立性) 設計は、基板設計者を悩ませてきました。

ラップトップの開発設計は非常に複雑な手順であるため、EMC 設計は最初から最後まで慎重に検討する必要があります。実際のところ、最適な EMC の達成は、この記事で紹介し、詳細に説明する 3 つの主要な考慮事項に依存します。

最初の考慮事項:スキームの設計

ラップトップ PCB 設計のプロセス中、最初のステップはスキーム設計を実装することです。つまり、チップと穴の位置を含め、本格的な開発の前に、製品の全体的な配置とマクロ分布を決定する必要があります。次に、EMC エンジニアが EMC 評価を実行して、チップ位置と穴要件を調整し、ブリッジ位置やクロック チップ位置、トレースなどの EMC 要件に適合させます。 EMC 評価をより適切に実行するために、ラップトップ PCB スケッチを描くことができます。

EMC 評価は、主に次の側面をカバーします。
• トレース位置とルーティング。 LCD とマザーボード間の接続ワイヤのルーティングまたは FFC-FPC コネクタのルーティングを検査する必要があります。
• PCB の高さ制限検査。高速信号線は、周囲の構成と一緒に回路基板を指すゼロハイト領域に配置することはできません。環境構成には、HDD、ODD などが含まれます。
• エンクロージャのシールド領域の検査。高速信号線は、キーボードの位置、メモリカバーなどのシールド効率が低下するため、露出領域または分割された領域に配置できません。
• ラップトップカバーの検査。ハードウェア カバーとメモリ カバーが含まれているため、アース ポイントを 30mm ごとにエンクロージャ シールドに接続できます。
• 各ユニット検査での小型 PCB のアース - 各ユニット内の小型 PCB 間の完全な接続を保証し、ネジを介してアースする必要があります。大きな接地インピーダンスを回避し、ノイズ信号が空間に放射するのを阻止するため。
• いくつかの特殊な回路用に確保された接地点を維持して、低い接地インピーダンスを確保する必要があります。
• 電源ノイズ領域の検査。電源領域の不安定性は、設計全体に障害をもたらしたり、乱れが発生した状態で各チップに不安定な電源を供給することで、チップを安定から遠ざけたりします。確認および検査する必要があります。

2 つ目の考慮事項:PCB 設計

PCB 設計は、優れた PCB 設計が最適な EMC 達成の前提条件であることから、EMC の努力において非常に重要なリンクです。 EMC を考慮しない PCB 設計は、間違いなくお金と時間の無駄になります。 PCB 設計で最初に問わなければならないのは、電磁干渉 (EMI) がどのように生成され、なぜ送信されるのかということです。両方の質問に正確に答えなければ、最適な PCB 設計は得られません。これらの質問に対する答えは、この記事の次の部分で説明します。理想的な PCB 設計ルールは次のとおりです。設計の開始時に EMC を考慮する必要があり、設計の合理性に固執する必要があります。さらに、低コストのトレース技術を適用するのが最適です。プリント回路基板の詳細な設計ルールには次のようなものがあります。
• 高速信号線はコネクタの下に配置できず、電源回路はコネクタから遠くに配置する必要があります。
• 高速信号線は配置できません。
• USB、LAN、PCI カードの信号線は、高速信号線からできるだけ離すか、保護する必要があります。アース線付き。また、グランドホールも合理的に設計する必要があります。
・高速信号線は内層に敷設する必要があります。
・マイクフォン・ヘッドフォンはアナログ回路であるため、他の回路とできるだけ干渉しないようにする必要があります。
• クロック信号線は IC から出た後、内層に配置し、I/O インターフェイスやその他のトレースで信号線とは交差させる必要があります。クロック信号線は、イメージ効果を向上させるために、基準グランド プレーンの近くに配置する必要があります。さらに、すべてのクロック信号トレースがクロック ソースの近くにある場合は、RC 端子接続を使用できる必要があります。
• 電源とグランドのレイアウトは、ループの問題を縮小してできるだけコンパクトにする必要があります。電源間の堀の幅は 15mil で、トレースを含まない完全なグランド プレーンを備えています。分割が多すぎるとグランド インピーダンスが増加するため、分割グランドを減らす必要があります。
• デカップリング コンデンサを適切に適用することも、PCB 設計における重要な関心事です。高速信号線は、最上層から最下層への配線を禁止し、グランド インピーダンスを下げるためにグランド ホールを設ける必要があります。さらに、デカップリング コンデンサを IC 端子と各電源層に追加する必要があります。少なくとも、デカップリング コンデンサの位置は事前に確保しておく必要があります。
• 用途と価格に基づいて、EMI 防止コンポーネントを適切に適用する必要があります。

3 番目の考慮事項:PCB 検査

まず、周波数の高い自由空間でのインピーダンスは377Ωであるという1つの概念がエンジニアの心に根付いているはずです。通常の EMI の空間放射は、信号のループが空間インピーダンスに相当する段階に到達するため、空間から信号が放射されます。この点を理解するには、信号ループのインピーダンスを下げる必要があります。

信号ループのインピーダンスを制御するには、信号長の短縮とループ面積の縮小が主な方法です。また、ループ反射を抑制するために適切な端子接続を行う必要があります。実は、信号ループを制御する方法の 1 つは、キー信号の接地にあります。トレース自体は高周波でインピーダンスを特徴とするため、グランドまたはグランド ワイヤを利用して、スルー ホールを介して数回グランドに接続することをお勧めします。このような設計の多くは、放射がクロック信号を超えるのを回避することに成功しています。

さらに、信号が分割された領域を通過するのを防ぐために、多くのエンジニアが信号で地面を分割しますが、追跡の過程で覚えていません。その結果、信号ループが広い領域をカバーし、トレース長が増加します。

EMI 伝送部分に関しては、バイパス コンデンサとデカップリング コンデンサを合理的に適用することが重要です。バイパス コンデンサは、チップの電源ピンと最小リード線のグランド ワイヤに配置する必要があります。デカップリング コンデンサは、トレース インピーダンスによる電源およびアース線からのノイズのカップリングを防ぐために、電流需要の変化が最も大きい場所に配置する必要があります。もちろん、磁気を利用してノイズを吸収することもできます。インダクタを使用してノイズをフィルタリングすることもできます。ただし、インダクタには周波数応答範囲があり、パッケージもその周波数応答を決定することに注意してください。

役立つリソース:
• PCB レイアウトが電子製品の EMC 性能に与える影響
• PCB EMC 設計における初めての成功を保証する
• EMC 改善のための PCB 分割設計ルール
• 最も包括的なEMI および EMC 自動化ツールの紹介
• ラップトップ PCB アセンブリ技術
• PCBCart のフル機能 PCB 製造サービス - 複数の付加価値オプション
• PCBCart の高度な PCB アセンブリ サービス - 1 個から開始