VHDL で同時実行ステートメントを作成する方法

VHDL の並行ステートメントは、アーキテクチャ内のシグナル割り当てですが、通常のプロセス構造の外側にあります。同時実行ステートメントは、同時割り当てまたは同時プロセスとも呼ばれます。

コンカレントステートメントを作成すると、実際には、明確に定義された特定の特性を持つプロセスが作成されます。並行ステートメントは常に、シグナル割り当て演算子の右側にあるすべてのシグナルがセンシティビティリストにあるセンシティビティリストを使用するプロセスと同等です。

これらの簡略表記プロセスは、1 つの信号を割り当てる単純なロジックを作成する場合に役立ちます。センシティビティリストなどを含む完全なプロセス構造を入力する代わりに、アーキテクチャでターゲットシグナルに直接割り当てることができます。

このブログ投稿は、基本的な VHDL チュートリアルシリーズの一部です。

正しく使用すると、コードの意図はかなり明確になります。反転させたいビットごとにプロセスを作成する必要はありません。

エクササイズ

このビデオでは、同時実行ステートメントを作成する方法を学びます:

このチュートリアルで作成した最終的なコード:

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity T13_ConcurrentProcsTb is
end entity;

architecture sim of T13_ConcurrentProcsTb is

    signal Uns :  unsigned(5 downto 0) := (others => '0');
    signal Mul1 : unsigned(7 downto 0);
    signal Mul2 : unsigned(7 downto 0);
    signal Mul3 : unsigned(7 downto 0);

begin

    process is
    begin

        Uns <= Uns + 1;

        wait for 10 ns;
    end process;

    -- Process multiplying Uns by 4
    process is
    begin

        Mul1 <= Uns & "00";

        wait on Uns;

    end process;

    -- Equivalent process using sensitivity list
    process(Uns) is
    begin

        Mul2 <= Uns & "00";

    end process;

    -- Equivalent process using a concurrent statement
    Mul3 <= Uns & "00";

end architecture;

[実行] を押してタイムラインを拡大した後の ModelSim の波形ウィンドウ: