埋め戻し接触抵抗変化型メモリアレイの耐久性を高めるための早期検出回路

はじめに

近年、シンプルな構造、優れたスケーラビリティ、高度なCMOSプロセスとの高い互換性という利点を備えたRRAMは、組み込み型不揮発性メモリモジュールを実現するためのコアテクノロジの1つになりました[1,2,3,4,5,6,7、 8]。高いサイクル特性を備えたRRAMは、メモリ内コンピューティングやニューロモルフィックシステムなど、不揮発性データをより頻繁に更新する必要のあるシステムにアプリケーションを拡張できます[9、10、11、12、13、14、15]。

RRAMフィルムの状態の切り替えは、酸素空孔（ V ）の生成/再結合によって達成されると考えられています。 _o ）導電性フィラメント（CF）の構築/破壊をさらに制御する[16、17、18、19、20、21、22]。多くの研究は、セット/リセット操作中のCFの形成における確率的メカニズムが、サイクリングテスト中のビット障害の根本原因の1つとして発見されたことを示しています[23、24、25、26、27]。設定に失敗したセルでは、 V が過剰になります _o リセット操作中に再結合すると、残留CFと上部電極の間のトンネリングギャップが広がり、ギャップ領域の電界が弱まり、 V が低くなります。 _o 世代[24]。一方、過剰な V _o セット操作中に生成され、CFの過成長につながります。これがリセット失敗の主な原因であると考えられています[24、28]。また、サイクリング中の予期しない酸素イオンの枯渇が、抵抗ウィンドウの閉鎖の原因であることがわかっています[23、28]。 V の確率過程の影響を軽減するためのいくつかのスキーム _o 生成/消滅はさまざまな研究で報告されています[23、24、28、29、30]。立ち上がり時間と立ち下がり時間が長いパルスは、それぞれ V を低下させることがわかりました。 _o セット動作での生成とリセットプロセスでの酸素イオンの消費[23]。 V の良好な可制御性を得るため _o 、Chen et al 。また、セット/リセット操作のバランスをとるためのチューニングパルス振幅法を提案します[29]。パルスコンディショニング[23、29]とは別に、耐久性障害後のデバイスでの強力なセット/リセット電気回復処理により、セルを復元して再度循環させることができます[24、28、30]。また、回復操作の頻度が増えると、全体的なサイクリング耐久性のパフォーマンスが向上することも明らかになっています[24]。サイクリング中のアレイ全体の定期的なリカバリには、高電力のオーバーヘッドと実際のメモリモジュールの実装上の課題が伴います。したがって、サイクル障害の危機に瀕している弱いセルを見つけることは、選択的でタイムリーな回復の実装に不可欠です。これにより、健康な細胞に不要な処理を無駄にすることなく、循環性を向上させることができます。

私たちの以前の研究では、リセット効率の低いセルがそのCFトポグラフィーと相関していることがわかりました。さらに、ランダムな電信ノイズはCFタイプに関連しており、これはサイクリングストレス後のCFの変化も反映しています[31]。この作業では、読み取り電流特性によってアレイ内の弱いデバイスを早期に検出するための新しい回路が提案されています。検出方法によって識別された脆弱なセルの予防的強化のために、リセット回復操作も導入されています。早期発見と選択的CF強化操作の方法を適用することで、セット/リセットのサイクル性の大幅な改善が成功裏に実証されました。

メソッド

RRAMの耐久性に関する統計分析は、0.18μmのCMOSロジックプロセスによって製造された16×16の埋め戻し接触抵抗変化型メモリ（BCRRAM）アレイから収集されます[32、33]。図1のレイアウトに示すように、BCRRAMのストレージノードは、NORタイプのアレイでセルを選択するためにnチャネルトランジスタと直列に接続されています。 BCCRAMのTMO層の物理的特性を詳細に調査するために、透過型電子顕微鏡（TEM）分析は、エネルギー200keVのJEOLJEM-2800透過型電子顕微鏡によって実行されます。ソースライン（SL）方向に沿ったBCRRAMアレイの断面TEM画像を図2に示します。埋め戻された誘電体膜厚をより適切に制御できるため、均一な遷移金属酸化物（TMO）層を実現できます。 RRAMフィルムの深さに沿った相対的な元素組成は、図3のエネルギー分散型X線（EDX）分光分析で提供されます。ここで、BCRAMセルのTMOフィルムはTiN / TiON / SiO _{2で構成されていることがわかります。} [32、33]。電気的分析は、半導体パラメータアナライザとパルスジェネレータによって完了します。 BCRRAMのDCフォーミング/セット/リセット特性を図4aに示します。ソフトブレークダウンプロセスをトリガーするには、フォーミング/セット操作で高いSL電圧が必要であることに注意してください。選択したトランジスタのゲートの低ワードライン（WL）電圧0.6 Vは、サージ電流をクランプし、不可逆的な抵抗状態へのオーバーセットを防ぎます。ユニポーラモードのBCRRAMデバイスとして、より高い V _WL 酸素イオンの拡散と V との再結合を強化するのに十分な高電流を供給するために、1.2Vが選択されています。 _o 、HRSへの切り替えを支持します[34、35、36、37]。図4bに示すように、10×読み取り電流ウィンドウは50 DCセット/リセットサイクルで維持でき、低抵抗状態（LRS）/高抵抗状態（HRS）はそれぞれ5μA/0.5μAに設定されます。

調査中の16×16NORタイプの埋め戻しCRRAMアレイサンプルのレイアウト配置

BCRRAMアレイとセルの断面TEM画像。 BCRRAMセルで均一な誘電体の厚さを得ることができます

BCRRAMセルのTMO層のEDXベースの組成分析。 BCRRAMのTMO層は、TiN / TiON / SiO ₂ で構成されています。 スタック

a ビットライン（BL）が接地されているDCフォーミング/セット/リセットスイープ特性。 b 50回のセット/リセット操作後の現在のレベル。 LRS / HRSは、それぞれ5μA/0.5μAと定義され、10×オン/オフ比を取得します

結果と考察

循環可能性とリセット回復スキーム

BCRRAMのサイクリング耐久性は、図5aに示す最適化されたインクリメンタルステップパルスプログラミング（ISPP）アルゴリズムによって調べられます。各ストレスパルスの後、BCRRAMの状態が検証され、 V かどうかが判断されます。 _WL / V _SL 次のセット/リセット操作のために増やす必要があります[38]。図6aに示すように、安定した読み取り電流ウィンドウは、20μsのセット/リセット時間内に取得できます。図6bを参照してください。1kサイクルです。実験データは、サイクル数が1000を超えると、ターゲットHRSに到達するために必要なリセット時間が徐々に増加することを示しています。また、データは、リセット時間を60μsに上げた後でも、ほとんどのセルが最終的にLRSでスタックすることを示しています。サイクリング中のリセット劣化の根本原因を調査するために、読み取り電流に見られる低周波ノイズ（LFN）が調査され、CFの特性を反映する指標として報告されます[39、40、41]。以前の研究[31]では、TMO層内のCFの密度が異なるセルは、読み取り電流に明確なノイズスペクトルを示します。図7aに示すように、セルは、図7bの読み取り電流のLFNスペクトルの特性に基づいて、2つのグループに分類できます。 「健康的」とラベル付けされたCFの密度が低いセルは、より堅牢であることがわかり、より多くのサイクリングストレスに耐えることが期待されます。 「弱い」と名付けられた複数の小さなCFを含む細胞は、ストレスに対してより脆弱であると考えられています。サイクリングテスト中のセルの主な故障メカニズムを研究するために、BCRRAMデバイスのLFNが監視されます。図6cに要約されているように、BCRRAMアレイでは、セルタイプとサイクル数の間に強い相関関係が見られます。 TMO層に複数の導電性パスを持つ弱いセルの部分は、サイクリング後に大幅に増加します。これにより、分散CFでの加熱効率が低下し、リセットプロセスが遅くなると考えられています[31]。その結果、リセット操作での耐久性の失敗は、複数の導電性パスの生成に起因します。 ISPPテストに加えて、定電圧ストレス後のさまざまな種類のCFの生成も報告されています[27、28]。固定されたセット/リセット動作条件によって生成された不要なCFは、HRSに戻るときにセルが徐々に機能を失う原因の1つであると考えられていました。リセットの失敗後にセルを復活させるには、TMO層内の不要なCFを、図5a、 V の条件で強力なリセット回復パルスを介してトリミングする必要があります。 _WL =1.2V、 V _SL 図6aに示すように、=2Vおよびパルス幅50μs。適切なリセット回復処理により、読み取り電流ウィンドウとそのサイクル性を回復できます。ただし、図6bに示すように、10 kサイクルを超えるセルでは、リセット回復パルスがより頻繁に必要になります。図6aのデータは、長いサイクリングストレスの後、一部のセルでリセットリカバリ操作が役に立たなくなる可能性があることも示しています。これは、これらのセルのCFが修復できないほど損傷していることを示しています。

a ISPPアルゴリズムの設定/リセットとサイクリングテストのリセット条件の回復。 V _WL およびV _SL セット/リセット操作でそれぞれランプされます。 b 弱い細胞を早期に検出するためのアルゴリズム

a 100 kISPPセット/リセットサイクル。 6 kサイクル後に読み取り未亡人を失ったセルは、条件 V の5つの強力なリセットパルスによって回復できます。 _WL =1.2 V、 V _SL =2Vおよびパルス幅50μs。 10 kサイクル後、リセット回復処理は無効になります。 b 100kサイクル中に状態切り替えを完了するために必要なセット/リセット時間。 c ノイズの特徴によって定義される細胞型の変化は、ISPPサイクリングテスト中に見られます

a 健康/弱い状態でのTMO層のフィラメントとトラップ状態の図。 b ノイズスペクトルの対応するフィッティングトレンド

図6cで観察されたセルのノイズ機能の変化は、セルタイプが、完全な障害に達する前に脆弱なセルを修復するための有用な指標であることを示しています。したがって、動作中のノイズ機能によってセルタイプを区別することは、CFを強化するための早期介入を実現するための重要な要素です。

早期検出回路

TMO層内により多くのCFがあるセルの場合、その読み取り電流は複数の抵抗状態間で変動します。逆に、RRAMフィルムで支配的なCFが1つある細胞では、電流が2つの異なる状態間を繰り返しジャンプします。これは、健康な細胞の指標として使用できます[31]。その結果、読み取り電流の中間状態の数は、完全に失敗する前に脆弱なセルを特定するのに役立ちます。したがって、図5bに示すアルゴリズムでは、脆弱なセルを早期に検出して、そのサイクリング機能を完全に失う前に復活させるために、セルのサンプリング電流が検出回路に供給されます。診断された復元操作は、確認された弱いセルに対して実行されます。したがって、これらの弱い細胞を検出するための2つの回路を紹介し、次のセクションで説明します。

バッファゲート（BG）法による最初の検出回路を図8aに示します。まず、BCRRAMセルからのサンプリング電流がミラーリングされ、コンデンサによってフィルタリングされて、平均レベルが設定されます。次に、2つの側面の違いが増幅されます。中間状態の増幅された差は、0.55Vと0.45Vの間でまだわずかに変動します。一方、1つの支配的なCFを持つセルでは、読み取り電流が2レベル間でジャンプすることがわかります。それが検出器回路を通過するとき、出力は高/低電圧レベルにプッシュすることができます。図8bに示すように、適切な遷移電圧を持つ2つのBGとXOR論理ゲートによって異なる論理状態が生成されます。中間状態のRTNを示すセルの場合、出力電圧（ V _out ）は高電圧状態（ V ）でラッチになります _H ）低電圧状態（ V ）の代わりに _L ）。 V での出力の確率間の比率 _H （ P _H ）対 V _L （ P _L ）LFNによって最初に健康/弱い細胞として分類された細胞のXOR出力の概要を図8cに示します。読み取り電流レベルに複数の電流レベルがあるセルの場合、弱いセルが検出回路に配置されると、XOR出力の大部分がハイ状態のままになります。一方、単一の優勢なCFと明確な抵抗レベルを持つ健康な細胞は、XOR出力を低電圧状態にする可能性が高くなります。

a BG検出回路と b の概略図 その電圧出力。 c BG法における正常/弱いセルの出力電圧の円グラフ。弱いセルの高い状態の高い部分。読み取り電流は複数の抵抗レベル間で急速に切り替わります

シュミットトリガー（ST）法と呼ばれる、脆弱な細胞をスクリーニングするためにここで提案された2番目の回路は、図9aに示されています。代わりに、2つのシュミットトリガーが使用されます。これらのトリガーは、それぞれ0.65 V / 0.35Vと0.55V / 0.45 Vになるように設計されており、中間状態での読み取り電流の確率を調べます。図9bに示す出力電圧は、読み取り電流が中間状態になると高くなります。 ST法から、XOR出力の高/低レベルのパーセンテージが図9cに要約されています。検出出力は V に留まる可能性が高くなります _H 健康な細胞よりも弱い細胞の場合。

a ST検出回路と b の概略図 その電圧出力。 c ST法における正常/弱いセルの出力電圧の円グラフ。健康な細胞ではより多くのVLを得ることができますが、これはおそらく1つの優勢なCFのみです

弱いセルを特定する際の検出の成功率を調査するために、最初にLFN特性によって分類された2つのグループのセルの検出器出力からの高状態の比率を図10a、bで比較します。 BG検出回路では、 P を使用して弱いセルを定義しました。 _H / P _L 2.3を超える比率。この基準では、弱い細胞の70％をうまく捕らえることができ、30％の偽陽性につながります。 ST方式の場合、選択基準が P に設定されている場合 _H / P _L 比率> 0.25の場合、カバレッジ率は60％に達する可能性がありますが、誤検知は50％に達する可能性があります。これにより、STメソッドの効果が低くなります。図10cと比較すると、BG法では、カバー率が高く、誤検知の可能性が低いことが示されています。

a のさまざまなセルタイプの高/低論理状態での確率の比率の累積分布 BG法、 b ST法。 c 2つの回路方式間のカバレッジ率と偽陽性率の比較

BG法によりカバー率が高いため、早期介入開始時の持久力障害のリスクが高い脆弱な細胞の検出に使用されます。さまざまなタイプの回復介入を経験している細胞のサイクリング特性を図11aで比較します。サイクリングテスト中に介入が行われない場合、細胞はわずか2kサイクルしか持続しないことがわかります。リセットの失敗後にリセット回復パルスが適用されると、BCRRAMの寿命は数千サイクル延長される可能性があります。ただし、復活した細胞のほとんどは8kのサイクリングを通過できません。 BG方式の早期検出回路により、サイクル障害前のアレイ内の弱いセルを検出できます。検出された弱いセルに回復パルスを適用すると、ほとんどのBCRRAMセルの耐久性を40kサイクル以上に大幅に延長できます。図11bでは、さまざまな方法でリセットリカバリ処理が必要な16×16メモリアレイの15％セルを比較しています。 BG検出方法では、10 kサイクルの前にさらに多くの細胞を回収する必要がありますが、その細胞の割合は、50kサイクリングテスト全体を通じて比較的安定しています。ただし、リセットの失敗後にデバイスが復元される比較グループでは、回復介入が必要なセルの割合がサイクリングストレスとともに増加します。これは、速度と電力の両方でより重い操作オーバーヘッドを示唆しています。

a 回復リセット治療やBG回路検出など、さまざまな手法の耐久性の比較。 b サイクル中に回復リセット治療を受けた細胞の数

検出回路とリセット回復のおかげで、BCRRAMのサイクル寿命を効果的に延長することができます。 BG検出回路のカバー率は70％に達しますが、一部の脆弱なセルは特定されていません。その結果、カバレッジ率の向上は、BCRRAMアレイの全体的な耐久性をさらに高めるための経路の1つであると考えています。検出回路の設定をさらに調整して、偽陰性率を減らし、カバレッジ率を高めることができます。さらに、リセットリカバリリセットを最適化して、BCRRAMをサイクリング機能に戻すことができます。

結論

この研究では、LFN、CFのトポグラフィ、およびサイクリング中のリセット障害の相関関係が確立されています。さらに、リセットの失敗を復元するために、BCRRAMアレイにリカバリリセット処理が実装されています。 BG法とST法の2つの検出回路が提案され、調査されて、脆弱な細胞を早期回復介入のために選別します。さらに、耐久性を向上させるために、より高いカバレッジ率で提案されたBG方式がBCRRAMアレイに採用されています。新たに提案されたBG検出回路と早期検出によって開始されたリセット回復操作により、10,000回以上のサイクリング耐久性の大幅な改善が実証されました。

データと資料の可用性

この記事の結論を裏付けるデータセットは、記事に含まれています。