高速 PCB 設計に関する誤解と戦略
高速電子システムに関する限り、プリント回路基板設計の成功は、理論と実践の両方で電磁両立性 (EMC) システムの高度な問題解決に直接つながります。 EMC 規格に到達するために、高速 PCB 設計は大きな課題に直面しているため、高速 PCB 設計者は設計プロセスで従来の設計哲学とアプローチを放棄しなければなりません。この一節では、主に実践の観点から、高速 PCB 設計のプロセスにおける誤解と戦略を分析します。
高速 PCB 材料の誘電率
これまで、高速PCB設計における主な設計手法は、ノイズと遅延PCBグラフの設計手法、インピーダンスと伝搬遅延時間の制御手法、PCBインピーダンスをパラメータとした評価手法の3つであり、後者の2種類の手法が主でした。 PCB 製造の心臓部です。また、高速 PCB 製造伝送に関する多くの技術があり、一般的に使用される基本構造はマイクロストリップとストリップ ラインです。高速 PCB 伝送ラインに関しては、 Z0 これはインピーダンス パラメータであり、tpd つまり、伝播遅延時間が最も重要な変数です。実は、マイクロストリップとストリップラインの構造が異なれば、計算式も異なります。ただし、いずれにせよ、インピーダンスは常に伝送線路の幾何学的構造です。ほとんどの場合、PCB 材料の一部の誘電率は、周波数、面積の吸水率、温度、および電気的特性の影響を受けます。 2 層または多層 PCB の場合、誘電率は PCB 材料の樹脂とシリコンの割合に影響されます。
現在、最も一般的に使用されている PCB 材料は FR4 です。通常、PCB 材料のサプライヤは、どのプロジェクト技術者が材料を使用するかに基づいて誘電率の値を示します。実際のアプリケーションでは、値パラメータは通常 1MHz の状況下で得られますが、高速の状況に関しては、誘電率は図 1 に示すように明らかな変化を示します。
図 1 の 3 つの曲線は、シリコンと樹脂の異なる比率を示しています。 3 つの曲線の中で、曲線 A が最高、曲線 B が中程度、曲線 C が最低です。オペレーターが違いに気付かないと、計算またはシミュレーション結果と、インピーダンスおよび伝搬遅延時間に関する実際の状況との間に大きな偏差が生じる可能性があり、高速システムのシグナル インテグリティ設計に影響を与える可能性があります。
90°コーナーの問題
ほとんどのドキュメントでは、PCB ルーティングで 90° の角を避ける必要があります。これは、インピーダンスの不連続性と電磁干渉 (EMI) 放射につながる可能性があるためです。理論的には、90° コーナーの幅の変化は比較的大きく、大きなインピーダンスと重大なインピーダンスの不連続性をもたらします。実用上、電磁力は配線の角に集まりやすく、角が尖っていればいるほど力が集まります。上記の分析に基づくと、EMI 放射は 90° のコーナーで最も突出します。
しかし、一部の研究者は、インピーダンスに対する 90° コーナーの影響が 10% 以内であることを発見しました。配線幅が6milの場合、それがキーの長さになるとTHzの範囲になります。したがって、実際の状況では、90° のコーナーは間違いなくインピーダンスの不連続につながると推定できます。
したがって、実際の PCB ルーティングでは、少なくとも GHz 範囲内では、代償を払って 90° のコーナーを避ける必要はありません。
20時間の原則
KNG による 20-H 原則の登場以来、高速 PCB 設計の主要な原則として受け入れられてきました。一部の研究者でさえ、この原理により、PCB 層に関する周囲の電磁密度が約 70% 減少するのを助けることができると示しています。また、外部への EMI 放射の低減にも効果的な役割を果たします。しかし、多くの実験は研究者の期待を裏付けるものではありません.
いくつかの実験では、2 層 PCB の場合、20-H 原理はより深刻な放射を引き起こしますが、多層 PCB の場合、内側の中間層での 20-H 原理の利用は明らかな改善をもたらさないことが示されています。
静電容量パラメータのフィルタリング
フィルタリング容量は、電子システムの EMC 問題を解決するために使用される効果的で経済的な測定値です。ただし、高速電子システムは、フィルタリング容量の性能と適用可能な設計に新しい要件をもたらします。フィルタリング容量の簡略化されたモジュールを図 2 に示します。
次の要件を満たす必要があります:ZC
ただし、高速回路では ZS も ZL でもない 複雑な値を必要とする純粋な抵抗です。一方、ZC 高速回路では純粋な静電容量ではなく、等価直列抵抗と等価直列インダクタンスの両方を考慮する必要があります。これらはすべて、高速電子システムでのフィルタリング容量の適用におけるすべての問題です。設計者がこれらの側面を無視すると、計算またはシミュレーションの結果と実践との間に明らかな違いが生じます。
シリコンパッケージング
PCB 設計者は、PCB レイアウトと PCB 上のコンポーネント間の相互接続に最も注意を払い、コンポーネント パッケージの重要性を無視する傾向があります。実際、これは高速 PCB 設計に重大な結果をもたらす可能性があります。シリコン パッケージは、寄生インダクタンス、寄生抵抗、および接続線とリードを通過する寄生容量を通じて、シリコンの性能に影響を与えます。これらのパラメータは、ノイズ、通信遅延、エッジ レート、および周波数応答を生成します。パッケージが異なれば、寄生パラメータは大きく異なる可能性があります。同じ回路でパッケージが異なるシリコンの場合、その性能は異なる特徴を示します。
実際、高速電子システムでは、シリコン設計、パッケージ設計、ボードレベル設計が互いに独立することはありません。シリコン上の設計フローでは、PCB に従って適切なパッケージを選択する必要があります。シリコン設計の全体的なレイアウトは、技術とボード レベルの要素の両方に影響されます。シリコンパッケージはPCBとのマッチングも考慮しなければならない要素です。さらに重要なことは、適切なパッケージは、ボード レベルの整合性と EMC/EMI 問題の点で非常に役立ちます。したがって、シリコン パッケージを無視したり軽蔑したりしてはなりません。
コモンモード電流放射干渉
PCB の信号伝送リードには、有用な信号を伝送するディファレンシャル モード電流と、有用な情報を持たないコモン モード電流が存在し、どちらも EMI 放射を生成します。
ディファレンシャル モード電流は、その電流が比較的大きいため、ディファレンシャル モード電流の EMI 放射を制御する理論と技術を形成する回路設計者によって強調されてきました。その結果、一部の EDA ツールには、ディファレンシャル モード電流 EMI 放射のシミュレーションと予測の機能が備わっています。ただし、ディファレンシャル モード電流と比較すると、コモン モード電流ははるかに小さいため、設計者はコモン モード電流の EMI 放射を簡単に無視することになります。
それにもかかわらず、最近の研究によると、コモンモード電流はディファレンシャルモード電流よりもはるかに小さいにもかかわらず、前者によって生成される EMI 放射干渉は後者によるものよりもはるかに大きくなります。これまで、コモンモード電流 EMI 放射は、高速で高度な回路基板の放射の主な干渉源の 1 つになりました。さらに悪いことに、コモンモード電流 EMI 放射の生成には複雑な理由があり、シミュレーションも予測も達成できません。さらに、コモンモード電流 EMI 放射を制御する研究はまだ進行中です。
したがって、高速 PCB を設計する場合、差動モード電流 EMI 放射のみに基づいて EMI 放射をシミュレートおよび予測することは信頼できません。
役立つリソース
• 高速レイアウトのヒント
• EMI の影響を軽減するための高速 PCB ルーティング テクニック
• 組み込みアプリケーション システムにおける高速 PCB 設計に関する研究
•高速 PCB 設計の差動アイソメトリック処理とシミュレーション検証
• 高速 PCB のイメージ プレーンを設計する方法
• 信号の整合性に関する高速 PCB 設計の課題とその解決策
• 抑制高速 PCB レイアウトでの信号反射の方法
• 高速デジタル/アナログ混合回路でのシグナル インテグリティ解析と PCB 設計
• PCBCart のフル機能 PCB 製造サービス - 複数の付加価値オプション
/>• PCBCart の高度な PCB アセンブリ サービス - 1 個から開始
産業技術