IBM、SPIEで7nm以降のチップ向け7つのブレイクスルーを披露

IBMが2015年、GLOBALFOUNDRIESとSamsungとのパートナーシップで機能的7nmテストチップを初公開したとき、1年以内の製造準備完了を予想していました。今日、半導体業界は加速し、IBMは7nmノード以降の次世代への道筋を描いています。

本年の国際光学会（SPIE）先進リソグラフィ会議で、IBMは7つの論文を発表し、すべて極端紫外線（EUV）リソグラフィを中心に、7nmノード以降への移行を駆動する技術的進歩を照らし出しました。

サブナノメートルトランジスタ寸法と原子スケールインターコネクト実現には、高分解能かつプロセス効率の良いパターニング技術が要求されます。EUVは単一露光ソリューションで、従来リソグラフィの分解能限界を超越します。7つのSPIE発表は、EUVマスク設計、レジスト化学、プロセス統合における重要な発展をハイライト—信頼性の高い7nmおよび将来ノードの礎です。

7nm以降ノード向け設計意図最適化

Michael Crouse、Nicole Saulnier、Derren Dunnが、配線ジオメトリの控えめな調整でEUV印刷性が劇的に改善されることを実証。図1は最適化マスク形状が7nm閾値以下の寸法で連続的で途切れないラインを可能にし、電気的変動を低減し歩留まりを向上させることを示します。

新規EUVマスクスタックの探求

Martin Burkhardtのシミュレーションが周期表全体をカバーし、EUV光学変更不要でより高コントラストを提供できるマスク材料を特定。これら先進合金からマスクを製造すれば、現在のEUVインフラ維持しつつ7nm以降へのシームレススケーリング可能。

ラインエッジおよびライン幅ラフネスの定量化

Ravi BonamがEUV印刷ラインのラフネス測定・最小化の包括的方法論を提示。最も滑らかなフィーチャーを生むプロセス条件を特定し、製造性とチップ性能を直接改善。

レジスト-ハードマスク界面の強化

Dario GoldfarbがEUVレジストと無機ハードマスク間の化学相互作用を調査。表面相互作用を調整することで（図2参照）、シリコンハードマスク上でのレジスト信頼性パターニングを初実現—EUVパターンを基板へ転写する重要ステップ。

ポリマーブラシ接着層

Indira Seshadriが薄いポリマーブラシがEUV印刷フィーチャーと基板間の接着促進剤として機能することを実証。このアプローチでエッチング中の設計忠実性を維持、最小フィーチャーサイズで高歩留まりを確保。

複合EUVフィルムの欠陥密度低減

Luciana Meliが、7nm以降で要求される低欠陥性に必要な材料・プロセス改善を特定する体系的欠陥検査ワークフローを提示。

30nm未満フィーチャーの単一露光パターニング

Anuja De Silvaが30nm以下の配線回路で単一露光EUVパターニングを実証—7nmノードを超える寸法。図3は初期7nm能力から次世代への飛躍を示し、進歩と残る課題の両方をハイライト。

7nmチップは爪大の面積に200億トランジスタを集積し、データ分析、認知コンピューティング、次世代モバイルアプリケーションで前例のない性能を実現。SPIEで発表された研究が、堅牢な単一露光EUVプロセスへ業界を推進し、継続的スケーリングと性能向上の道を開きます。

2017年SPIEでのその他IBM発表

• 7nm以降ノードでの設計意図最適化: DTCOとEUVL確率的緩和技術の交差点 — Michael Crouse, Nicole Saulnier, Derren Dunn
• EUVリソグラフィにおける代替マスクスタックの調査 — Martin Burkhardt
• 非コヒーレントカーネルによるTCC分解でリソグラフィ画像高速計算 — Alan Rosenbluth
• PEALD堆積によるTi含有ハードマスク開発 — Anuja De Silva
• ロジックとメモリ応用向けDSAパターニングオプション — Charlie Liu
• EUVテストビークル用いたサブ60nmでのDSA収縮プロセスとCD補正効果の電気的研究 — Cheng Chi
• 先進ノードでの真のオーバーレイへの到達 — Chiew-Seng Koay
• 全有機高χブロックコポリマー配向制御のトップコートフリー戦略 — Dan Sanders
• 相関グランドルールシステム（設計アーク）の特定と信頼性感度分析 — Eric Eastman
• 設計技術共最適化向け先進高速3D DSAモデル開発と較正 — Kafai Lai
• RIEガスのリソグラフィフィルムへの予期せぬ影響 — Martin Glodde
• ハイブリッド計測と機械学習による電気的テスト予測 — Mary Breton
• フォトニック波導応用向けRIE最適化によるSiとSiNのLER低減 — Nathan Marchack
• 相変化メモリ応用向け指向性自己組織化パターニング戦略 — R. Bruce
• マルチチャネルゲートオールアラウンド（GAA）デバイスのプロセス統合向け材料特性評価 — Raja Muthinti
• EUVリソグラフィのためのラインエッジおよびライン幅ラフネスの包括的分析 — Ravi Bonam