クリーン・エッチストッパー層と微細化によるa-IGZO TFTの信頼性向上

要旨

クリーン・エッチストッパー（CL-ES）プロセスとバックチャネルエッチ（BCE）プロセスにおいて、拡散性Cu⁺がアモルファス・インジウム・ガリウム・亜鉛・酸化物（a-IGZO）薄膜トランジスタ（TFT）の微細構造と性能に及ぼす影響を調査しました。飛行時間型二次イオン質量分析（TOF-SIMS）により、クリーンSiOₓエッチストッパーからなるCL-ES層が、a-IGZOチャネルをソース/ドレイン（S/D）エッチャントから保護し、Cu⁺拡散を遮断することを確認しました。結果、CL-ES構造TFTは優れた出力安定性（最終I_ds/初期I_ds = 82.2%）を示し、BCE構造TFT（53.5%）を大きく上回りました。CL-ESデバイスは初期サブスレッショルドスイング（SS）も0.09 V dec⁻¹と低く（BCE: 0.46 V dec⁻¹）、高電流ストレス（HCS）後のSS劣化も0.16 V dec⁻¹（BCE: 0.24 V dec⁻¹）に抑制されました。特に閾値電圧シフトはCL-ES TFTで3.5 Vに対しBCE TFTで7.2 Vと、著しく高い信頼性を示しました。これらの結果は、CL-ESプロセスがスケーラブルで高性能なa-IGZOディスプレイへの有望な道筋であることを示唆します。

背景

現代のディスプレイ製品は、大画面、高解像度、スリムベゼル、優れた美観を要求します。ゲートドライブICオンアレイ（GOA）技術は、ゲート信号をパネルに直列送信することで、G-ICとボンディング工程を排除しコスト削減と狭額縁設計を可能にします。しかし、GOA TFTはより高い出力電流と長いオンタイムを必要とし、個々の画素TFTより厳しい信頼性要件が課されます。アモルファス・インジウム・ガリウム・亜鉛・酸化物（a-IGZO）は、高い飽和電子移動度（5-10 cm²V⁻¹s⁻¹）と超低オフ電流（<1 pA）により、主要なチャネル材料となっています。従来のBCEプロセスは、a-IGZOバックチャネルを強力なエッチャント（HNO₃、H₃PO₄、CH₃COOH）に曝露させるため、個々の画素TFTで広く用いられてきましたが、エッチャント誘起損傷とチャネルへのCu汚染により、高電流GOA TFTへの適用性が限られています。堅牢なSiOₓ層を用いるクリーン・エッチストッピング（CL-ES）戦略は、チャネルをエッチャントとCu拡散から保護し、大面積ディスプレイでの均一性と安定性を改善できます。本研究では、微細化されたa-IGZO GOA TFTにおいてCL-ESプロセスを評価し、BCE構造品と微細構造と電気特性を比較しました。

実験方法

a-IGZO GOA TFTの作製

CL-ES TFTは修正された5ステップCL-ESシーケンス（図1）で作製しました。まずMo/Cuゲート電極をパターニングし、PECVDで340 °CにてSiNₓ/SiOₓ（3000 Å/1000 Å）ゲート絶縁膜スタックを堆積。次に室温で15% O₂雰囲気下、300 Åのa-IGZO膜をスパッタリング。240 °Cで1000 ÅのSiOₓエッチストッパー（ESL）を堆積し、CF₄プラズマでパターニングして活性領域の下地a-IGZOを保護。その後、S/D電極（Mo/Cu/Mo）をスパッタリングし、ESパターンをマスクとして0.2 wt%フッ化物添加H₂O₂溶液でエッチング。最後に3000 Åのパッシベーション層を堆積しました。BCEデバイスは従来のBCEプロセスで、同一マスクを用いて直接比較可能に作製しました。

評価

SEM（Camscan Mx2600FE）とXPS（PHI Quantera II）で形態と組成を観察し、TOF-SIMS（IONTOF, TOF-SIMS 5）でCu拡散を調査。電気測定はKeysight 4082Aアナライザで暗室、60 °C環境下で実施。高電流ストレス（HCS）信頼性は、V_gs=25 V、V_ds=25 Vで1000秒間印加し、I_dsを毎秒、伝達特性を100秒ごとに記録して評価しました。

結果と考察

図2はCL-ESで作製したGOA TFTを示し、チャネル幅と長さをそれぞれ120 μmと10 μmに設定。全デバイスをレーザー分離し、独立測定を確保。I_offノイズ3 pAでクロストークが無視できることを確認しました。

SEM解析（図3）により、CL-ESデバイスがチャネル寸法4 μm×6 μmを達成し、BCEデバイスと同等ながらESL層を保持していることが分かりました。CL-ESプロセスはBCEで用いるリソグラフィステップ以上の追加を必要とせず、マスク枚数削減と製造簡素化を実現します。

XPSスペクトル（図4）は、BCEプロセスがアニーリング後にはa-IGZO組成を大きく変えないものの、H₂O₂ Cuエッチャント曝露でZnとGaの大幅な損失を引き起こすことを示しています。Znは5.42%から3.16%へ、Gaも同様の傾向で低下し、エッチャント誘起欠陥と酸素空孔増加を示唆します。

TOF-SIMSマッピング（図5）により、BCEデバイスではCu⁺がa-IGZOチャネルへ浸透し、CL-ESデバイス（CuがESLに限局）と比較して20倍高いCuピークを確認。ZnがESLへ拡散していることも、ESL堆積時の高エネルギープラズマが欠陥を導入しうることを示しています。CL-ESデバイスのESLは、エッチャントシールドとCu拡散バリアの両方として機能し、チャネル純度を保持します。

高電流ストレステスト（図6）では、CL-ES TFTが1000秒後に初期I_dsの82.2%を保持するのに対し、BCE TFTは53.5%まで低下。外挿予測では、CL-ESデバイスが10,000秒後に70.5%を維持するのに対しBCEは33.7%で、統合信頼性で271%の改善を示しました。

伝達特性の変化（図7、表1）では、CL-ES TFTが60 °C、1000秒でV_thを0.0 Vから3.5 Vへシフトさせ、SSは0.09から0.16 V dec⁻¹へわずかに増加。対照的にBCE TFTはV_thが4.0から11.2 Vへ劇的に上昇し、SSは0.46から0.24 V dec⁻¹へ低下（注：SS低下はトラップ増大による見かけ上の変化）、深刻なCu誘起トラップ形成と表面損傷を反映しています。CL-ESプロセスは、優れた電気的安定性と均一性をもたらします。

CL-ES TFTはデバイス間で一貫した出力曲線を示すのに対し、BCEデバイスは顕著なばらつきを示し、大面積均一性のためのESLベース保護の重要性を強調しています。

結論

クリーン・エッチストッピング（CL-ES）層と微細化の組み合わせが、a-IGZO GOA TFTの性能と信頼性を劇的に改善することを実証しました。CL-ESプロセスはエッチャント損傷とCu拡散を排除し、高い残留I_ds（初期の約187%）、低い初期SS（0.09 V dec⁻¹）、小さなV_thシフト（3.5 V）を実現。これらの利点は、高集積化、コスト効率の良い製造、次世代狭額縁高解像度ディスプレイの堅牢な動作を可能にします。

略語

TFT:

薄膜トランジスタ

GOA:

ゲートドライブICオンアレイ

a-IGZO:

アモルファス・インジウム・ガリウム・亜鉛・酸化物

LCD:

液晶ディスプレイ

PECVD:

プラズマ強化化学気相成長

ESL:

エッチストッパー層

BCE:

バックチャネルエッチ

HCS:

高電流ストレス

SiOₓ:

酸化シリコン

SiNₓ:

窒化シリコン

SS:

サブスレッショルドスイング