S-Rラッチ：基礎、競合状態、実用応用

バイステーブルマルチバイブレータは2つの安定状態を持つため、接頭辞biが付きます。一方をセット、他方をリセットと呼びます。このデバイスの最も基本的な形がセット-リセット（S-R）ラッチです。

S-Rラッチを構築するには、2つのNORゲートを相互に出力を他方の入力にフィードバックするように配線し、古典的なクロスカップルトポロジを作ります：

出力Qと¬Qは相補的であることが期待されます。両入力SとRがハイになると、両出力が0に落ちます—これはラッチにとって無効または違法な状態です。対照的に、S=1, R=0でラッチを「セット」（Q=1, ¬Q=0）、S=0, R=1で「リセット」（Q=0, ¬Q=1）します。両入力が0のとき、ラッチは前状態を保持します。

同一ロジックをラダーロジックで表現しても同じ結果：

定義により、Q=1, ¬Q=0がセット条件、Q=0, ¬Q=1がリセット。初回電源投入時、両ゲートまたはリレーは非励磁状態で、同じ出力状態になります—不安定な状況。一方のコンポーネントがわずかに速く反応するため、デバイスは速やかにセットまたはリセットに決着します。

2要素が完全に一致していたら、アステーブルマルチバイブレータのように電源投入時に発振し、安定状態に決着しない可能性があります。完全一致は稀ですが、短い発振サイクルはほぼ不可避で、電源投入後の最終状態は予測不能です。この予測不能さは、2つのリレー（CR_1とCR_2）間の競合状態に起因します。

競合状態とは、単一原因によって2つの相互排他的イベントが同時にトリガーされ、予測不能な結果を生むことです。このラッチでは、リレーの常閉インターロック接点が両方の同時ラッチを防ぎます。両コイルが非励磁で開始—フルパワーサイクル後など—各リレーは相手の接点を通じてラッチしようとし、最初に励磁した方が勝ち、他方をオフに強制。結果は設計ではなく部品公差に依存するため、電源投入後状態は不定です。

この競合を排除するには、タイムディレイリレーを挿入して一方リレーに明確な優位を与えます。以下の回路図がこのアプローチを示します：

電源投入時、遅延接点TD_1が1秒間開いたままになり、CR_2がCR_1経由で励磁されるのを防ぎます。CR_1が先に電力を受け取り、励磁し、その常閉接点を開くことでCR_2がラッチできなくなります。システムはしたがって予測可能にリセット状態（S=0, R=0）でパワーアップします。

競合状態はリレー回路に限らず、シーケンシャルシステムでは順序付けが慎重に管理されていない場合、固体ロジック設計やソフトウェアプログラムにも現れます。こうした状態の特定と緩和は極めて重要です。

S-Rラッチの一般的な実用用途はモータ始動-停止制御です。シンプルなラダーロジック実装では、モーメンタリ始動・停止プッシュボタンをSとRに、コンタクタ（またはリレー）をモータ励磁に使用します。標準回路は以下：

このセットアップでは、始動ボタンと並列のリレー接点がシールイン接点として働き、始動ボタン離脱後もリレー励磁状態を維持。停止ボタン押下でリレー非励磁、シールが切れてモータ停止。このシンプルラッチはS-Rラッチと等価に機能し、二重リレー設計の不安定性を回避します。

半導体形態では、S-Rラッチは標準記号を持つ個別ICとしてパッケージ化されます：

重要なポイント

• バイステーブルマルチバイブレータは2つの安定出力状態を提供。
• セットはQ=1, ¬Q=0；リセットはQ=0, ¬Q=1；等しい出力状態は無効。
• S-Rラッチでは、S活性化でセット、R活性化でリセット。同時活性化は無効状態を招く。
• 競合状態は、2つの排他的イベントが同時トリガーされ、予測不能な結果を生むこと。