電界効果制御サイリスタ:MOSゲートおよびMOS制御デバイス
最近のサイリスタ技術進歩は、従来のシリコン制御整流器(SCR)に必要なゲートトリガー電流を低減することを目的としています。注目すべき2つの革新は、MOSゲートサイリスタ(MGT)とMOS制御サイリスタ(MCT)です。
MOSゲートサイリスタ(MGT)
MGTは標準SCRのゲートにNチャネルMOSFETを統合します。MOSFETの無視できるゲートドライブ電流(<10 µA)が上側(PNP)トランジスタを飽和させ、導通を開始します。したがって、全体デバイスはトリガーにわずか数ミリアンペアしか必要とせず、ベアSCRの典型的10–30 mAゲート電流から大幅に改善されています。

MOSゲートサイリスタ等価回路
MOSFETがゲート制御であるため、MGTは逆トリガーパルスでターンオフできません。デバイスはゲートドライブが保持電流以下になるまで導通を継続します。したがって、従来SCRと比較してオフ制御は限定的です。
MOS制御サイリスタ(MCT)
MCTは共通ゲート端子を共有する一対のMOSFETを採用し、完全制御可能なサイリスタです。一方のMOSFETがデバイスをトリガーし、もう一方が強制ターンオフさせます。

MOS制御サイリスタ(MCT)等価回路
カソードに対する正ゲート電圧で上側NチャネルMOSFETがターンオンし、上側PNPトランジスタにベース電流を流してペアをオン状態でラッチさせます。デバイスはアノード-カソード電流が保持電流以上の間ラッチ状態を維持します。アノードに対する負ゲート電圧を印加すると、下側MOSFETが導通し、下側NPNトランジスタのベース-エミッタを短絡してカットオフに強制します。この動作が上側トランジスタを導通から引き出し、MCT全体をターンオフさせます。ゲート電圧ゼロではどちらのMOSFETも導通せず、MCTは前回の状態—オンまたはオフ—を保持し、ヒステリシスを示します。
したがってMCTは、ゲートを介して完全なオン/オフ制御を提供するラッチングIGBTと見なせます。
復習:- MOSゲートサイリスタは単一NチャネルMOSFETでサイリスタをトリガーし、極めて低いゲート電流要求を実現。
- MOS制御サイリスタ(MCT)は2つのMOSFETを内蔵し、正ゲート電圧でターンオン、負ゲート電圧で強制ターンオフ、ゼロ電圧で前状態保持。
産業技術
- 4011 ICによる基本NANDゲート回路の設計と検証
- NORゲートSRラッチ:デジタルメモリの構築と理解
- イネーブル付きNANDゲートSRラッチの構築:部品、設計、動作
- NANDベースのセットリセットフリップフロップ回路の構築
- 接合型電界効果トランジスタ (JFET) の理解:ゲート電流方向とN/Pチャネル
- トランジスタ:IGFET (MOSFET) – デプレッション/エンハンスメントモード解説
- サイリスタ技術:SCRからTRIAC、GTO、UJTまで
- 集積回路:デジタル論理ゲートの基礎
- XORゲートの解明:デジタルロジックにおける排他的論理和関数
- サイリスタのヒステリシス:正帰還がラッチングを可能にする仕組み
- ゲートレベルモデリング:ハードウェア回路図からVerilogコードへ