高速PCB配線最適化によるEMI影響の最小化

EMIメカニズムと対策

新世代の電子技術によりコンポーネントのエッジ速度が高速化し、回路動作速度の向上に伴いPCB設計への要求が厳しくなっています。PCB設計の品質は、コンポーネントや回路全体の動作性能を決定づけます。特にコスト、基板面積、総合的な機能を考慮すると、EMI（電磁干渉）の発生源は多岐にわたり、そのメカニズムも複雑です。

EMIの主要構成要素は、電磁干渉源、伝播経路、被干渉対象です。EMIを引き起こす要素を特定し、PCB設計工程で解決しやすい要素と部分的にしか解決できない要素を区別して、レイアウト、配線、グラウンディングに反映させる必要があります。

レイアウト

PCBレイアウトでは、機能ごとにエリアを分割し、異なる機能ブロックを別々のエリアに配置します。機能エリア内のセンシティブなユニットには特に注意を払います。

一般に以下の原則に従います：

1. 高速回路では、部品のピン配置パラメータを考慮し、特に高速クロック信号ではピンの分布容量が重要です。また分布インダクタンスも考慮し、信号発振による機能不良を防ぎます。レイアウトでは高密度配置とし、リード長を短くして将来の配線を容易にし、EMI影響を低減します。
2. アナログ部品とデジタル部品が混在する場合、レイアウトで独立して配置します。デジタル信号は複数の高調波を含み複雑なため、アナログ信号に大きな影響を与えるからです。
3. クロックユニットは高速回路の核心です。その動作原理はノイズ源と等価であり、特定条件下で発振します。伝導・放射干渉の重要な発生源であるため、クロックユニットを基板エッジに配置してはなりません。基板中央に配置することでEMIを大幅に低減できます。

配線

低コストが許される場合、グランドプレーンを可能な限り広げてEMI影響を低減します。しかしコスト厳守の場合、層数とスタックアップを慎重に検討する必要があります。また信号種類を考慮し、高速信号と低速信号を独立して配線します。その他、ノイズ源とその抑制強化、インピーダンスマッチング（高速信号の不適切なマッチングは信号反射を招き信頼性を低下させる）、ネットリストなども考慮します。

配線の基本原則

1. 折れ点を避ける： 直角折れを避け、屈曲点を滑らかに設計して反射を防ぎます（図1）。また、重要信号を分割エリアまたぎで配線しないよう注意します。最も一般的な信号バイパスは、異なる電源分割エリアを跨ぐケースです。
2. アナログ/デジタル分離： レイアウトで分離したように、配線も分離します。グランド線と電源線の幅を広げ、一般に「グランド線 ＞ 電源線 ＞ 信号線」の幅とします。また、信号線配線では3Wルールを十分考慮し、多層基板内層では20Hルールを適用します。これらによりEMIの70%を防止可能です。アナログ感度の高い配線にはガードリングなどの対策を講じます。
3. 高速差動ペア（USB2.0等）： 結合配線を採用し、差動ペア間の参照面の整合性を確保します。差動ペアは一般に高速信号であるため、基板エッジ付近には配線しません。

ループ

PCB設計ではループを完全に排除できません。信号の出入りで形成される各ループはアンテナとして機能します。EMIを低減するには、ループ数と各ループのアンテナ性能を低減する必要があります。すなわち、各信号の流れる方向を把握し、高速信号のループ面積を最小化します。

最も一般的なループは、デカップリングコンデンサを含む電源ループです（図2）。

図2左のようにデカップリングコンデンサを配置すると大きな電流ループが生じEMIが顕著になります。一方、右図のようにチップ直近に配置すると極めて小さなループとなり、EMI抑制に効果的です。ループ低減の原則：

1. 各信号線上の任意の2点間に経路は1つだけ確保する。
2. グランドプレーンを適用し、信号ループに遮断がないことを確保する。

PCBのグランド線

1. デジタルグランド、アナロググランド、システムシールドグランドの違いを明確にし、磁気ビーズとコンデンサでデジタル/アナロググランドを分離、デジタルグランドとフィールドグランドは直接接続します。
2. 許容されるなら、PCB上でグランド線を太くします。
3. グランド線で閉回路を形成し、耐干渉能力を高め、システム間の電位差を低減します。

フィルタ設計

高速PCBでは、電源線と信号線にフィルタ処理を施せます。一般的な対策として、磁気フィルタ部品、EMIフィルタ、デカップリングコンデンサの追加があります。

デカップリングコンデンサの選定

1. 回路内でデカップリングコンデンサは電源を平滑化し、耐干渉能力を高めます。一般にセラミックコンデンサを採用します（高安定性、高精度、小型、低ESR）。容量値は1μF～100μFの範囲で選定し、耐圧は回路に合わせます。
2. デカップリングコンデンサはコンポーネント直近に配置します。

磁気部品の選定

磁気部品はインダクタと磁気ビーズに分類されます。一般にインダクタは電源端、磁気ビーズは信号線間に用います。選定時は飽和パラメータを考慮し、飽和すると焼損するため注意が必要です。また品質とDCRパラメータも考慮します。信号線での一般的な対策は、シリアルラインに磁気ビーズを挿入してEMI耐性を強化することです。

EMIフィルタの選定

コモンモード干渉が深刻なのは、電源入力と信号出力の領域です。一般的な対策として、コモンモードインダクタ、圧電抵抗、LC回路、専用EMIフィルタの追加があります。高速回路では、USBやHDMIなどの高速デジタルインターフェース伝送におけるEMI問題を考慮する必要があります。

信号反射

信号伝送では、ソース端のエネルギーがロード端へ伝達されることが期待されます。つまりZL = ZOである必要があります。不一致の場合、エネルギーの一部が反射します。

伝送線遅延が信号立ち上がり時間に対して長い場合、強い反射信号がソース端へ戻り、リンギング発生時に大きな補正が必要になります（図5）。

リンギング発生時、EMIはピークに達します。PCB設計でこれを防ぐには、表1の原則に従います。

信号エッジ時間 (ns)	信号線長 (inch)
5	8.6
4	6.9
3	5.1
2	3.4
1	1.7

EMIテスト

製品設計後、多くのEMI対策を講じても、テスト実施まで問題は発見されません。テスト後に修正を行います。

EMIテストには、テスト方法、装置、テスト位置が含まれます。テスト方法は全項目に参照して実施します。装置が規格に達しない場合、スペクトラムアナライザで定性テストを行います。具体的なEMI値が必要なら専用装置を用います。テスト位置は暗室が最適です。

参考資料

• エンジニア必見のPCBレイアウトガイドライン
• 組込み応用システムにおける高速PCB設計の研究
• EMI/EMC自動化ツールの最も包括的な紹介
• EMIを克服する車載回路設計の5つのヒント
• PCBCartのフル機能PCB製造サービス - 多彩な付加価値オプション
• PCBCartの高度なPCB実装サービス - 1個から対応