高速PCB設計の最適化：信号品質課題への取り組み

電子技術の絶え間ない進歩に伴い、デジタルシステムのクロック周波数が上昇し、立ち上がりエッジ時間がますます短くなる中、PCBシステムは単なる部品搭載プラットフォームを超え、高性能なシステム構造となっています。電気的性能の観点から、高速信号間の相互接続はもはや迅速または透過的ではなく、高速PCB上のリード間相互接続と基板プレーン特性の影響を無視できなくなりました。高速信号相互接続によって引き起こされる反射、クロストーク、遅延、インピーダンスミスマッチなどの信号品質問題をうまく処理し、信号伝送品質を確保することが、設計の成否を分けます。

PCB信号品質の基本理論

高速回路とその判定原則

高速回路の定義には主に2つのバージョンがあります。一方では、回路においてデジタル信号の伝送線上の遅延が立ち上がりエッジ時間の20%以上の場合、その回路を高速回路と見なします。他方では、デジタル・アナログ回路の周波数が45MHz〜50MHzに達するか超える場合、その回路を高速回路と見なします。

基本的に、L（リード長）がT_rより大きい場合、その回路は高速回路と見なされ、LがT_rより小さい場合、低速回路と見なされます。ここでT_rはパルス立ち上がりエッジ時間を指します。

信号伝送速度とパルス立ち上がりエッジ時間

空気中の信号伝送速度は3×10⁸m/s、PCB材料であるFR4の誘電率ε_rは4です。PCB内の信号伝送速度は式 で計算できます。

V_pは15cm/ns、約6inch/nsに等しい。パルス立ち上がりエッジ時間T_r=1/(10×f_clk)、100MHz信号の立ち上がり時間は1nsです。PCB配線上の信号遅延が立ち上がりエッジ時間の20%以上になると、信号に顕著な「呼び出し（リンギング）」が発生します。立ち上がり時間1ns（100MHz）の矩形波では、PCB配線長が0.2ns×6=1.2inch（約3cm）を超えると、信号に深刻なリンギングが発生します。したがって、臨界長は1.2inch（約3cm）となります。

特性インピーダンス

特性インピーダンスはインピーダンスマッチングにおける重要なパラメータであり、反射、リンギング、オーバーシュート、アンダーシュートに影響し、高速信号伝送の品質に直接関わるため、高速設計において非常に重要です。

信号は伝送線に沿って伝播し、電圧と電流の比は過渡インピーダンスと見なされます。伝送線上の過渡インピーダンスは式 で計算されます。この式でC_lは単位長あたりの容量（単位：pF/inch、通常3.3pF/inch）を指します。伝送線に沿った過渡インピーダンスが一定値の場合、この値を伝送線の特性インピーダンスと見なします。PCB上のマイクロストリップ線とストリップ線の特性インピーダンスは、伝送線設計ツールPolar Si9000で算出可能で、図1に示します。

信号品質に影響する要素と解決策

インピーダンスマッチング

高速回路設計では、高速かつ正確なデータ伝送を確保するためにインピーダンスマッチングが必要です。データ収集システムは一般にセンサ、信号調整装置、ADデータ収集チップ、FPGA、SDRAMで構成され、図2に示します。

ADチップとしてAD9649を採用、1.8V電源で14ビットデータ線による並列サンプリング、サンプリング周波数20MHz。PCIインターフェースチップとしてPCI9054を採用、DMAデータ伝送をサポート。PCI設定チップとして93LC66Bを採用。データストレージとしてHY57V561620FTP-Hを採用、4バンク構成で各バンク4M×16bit、13行アドレス線、9列アドレス線。FPGAとしてEP1C6F256C8を選択、端子電圧3.3V、コア電圧1.5V。PCIバス幅32ビット、33MHzクロックを読み書きクロックとして採用、最大読み書き速度132MByte/秒、収集データの高速伝送をサポート。

PCB設計プロセスでは以下の要素を考慮すべきです：

1. デジタルとアナログの混在部分としてのADは、PCB設計の重要ポイントの一つです。 デジタル部分の高周波により、アナログ部分は干渉に非常に敏感です。適切な処理を実施しなければ、デジタル信号がアナログ信号に干渉し、EMI問題が発生します。設計者が従うべき正しい原則は：第一に、混在信号PCB上でデジタルグランドとアナロググランドを分離すること；第二に、アナログとデジタル電子部品を分類し、アナロググランドをアナログエリアに、デジタルグランドをデジタルエリアに配置すること；第三に、領域分割付近で磁気ビーズによりアナロググランドとデジタルグランドを接続すること。これらの対策により、デジタルグランドとアナロググランドの分離を実現できます。
2. データ収集システムにSDRAMを適用し、マニュアルではFPGAと接続されるデータ線を50Ωでインピーダスマッチングするよう明記しています。 これは図3に示されています。
   

   

   FPGAが収集データをSDRAMに書き込んだ後、データを維持するためにリフレッシュを継続的に実行する必要があり、各行のリフレッシュ周期は64ミリ秒より速くなければなりません。

Polar Si9000ソフトウェアによるインピーダンスマッチング手順は以下の通りです：

1. 高速信号線はPCB表層を横切らせ、ビアを可能な限り避けます。ソフトウェアでマイクロストリップ線構造モデルを選択（図4参照）。
   

   

   一般的に、片端配線では50Ωのインピーダンスマッチング、差動配線（USB2.0 D+、D-など）では90Ωのインピーダンスマッチングを実施します。
2. 必要なインピーダンスマッチング値とPCB製造技術の具体的値をソフトウェアインターフェースに入力します。パラメータには誘電体厚、PCB材料誘電率、銅箔厚、グリーンオイル厚、グリーンオイル誘電率が含まれます。
   

   項目	説明	参照値と計算値
   H1	誘電体厚（PPまたは基板材料）	3.5-8.5mil
   Er1	基板材料の誘電率	4-4.6
   W1	信号配線幅	インピーダンス値に基づく
   C1	基板材料のグリーンオイル厚	0.8mil
   C2	銅上のグリーンオイル厚	0.5mil
   CEr	グリーンオイルの誘電率	3.3
   Zo	マッチング対象インピーダンス値	片端: 50Ω 差動: 90Ω

   具体的な製造技術パラメータはPCBメーカーとのコミュニケーションで把握し、リード幅を算出します。差動マイクロストリップ線の場合、リード間距離（S1）も算出する必要があります。
3. 計算されたリード幅が大きくてPCB配線が完了できない場合、PCBメーカーとさらに協議し、製造技術パラメータを調整して設計要件を満たします。

クロストーク

クロストークとは、信号が伝送線上で伝送される際、電磁結合の結果として隣接伝送線上に発生する予期しない電圧ノイズ干渉を指します。過度なクロストークは回路の誤トリガーを引き起こし、システムが正常に動作しなくなる可能性があります。クロストークは電磁結合によって生成され、結合は容量結合と誘導結合に分かれます。前者は干渉源での電圧変化によって生じる誘導電流による電磁妨害であり、後者は干渉源での電流変化によって生じる誘導電圧による電磁妨害です。干渉源の状態が変化すると、干渉を受けるオブジェクト上に一連の干渉パルスが生成され、これは高速システムで非常に一般的です。

クロストーク対策は以下の通り：

1. 隣接プレーン間の配線方向に直交性を保つ。異なる信号線を持つ隣接プレーンで同じ方向を避け、クロストークを低減する。特に信号速度が高い場合、グランドで配線プレーンと信号線を分離し、信号線をグランド信号線で分離することを検討すべきです。
2. 線間クロストークを低減するため、線間スペースを十分に広げる。線中心間距離が線幅の3倍以上の場合、電界の70%を相互干渉から防止できる。これが3Wの原則です。
3. 高速信号線が要件を満たす状況では、端子にマッチングを施して反射を低減または除去し、クロストークを減らす。

信号品質設計手法の適用

PCB設計プロセスでは、信号品質理論に基づいて多くの設計ルールがまとめられています。これらのPCB設計ルールを参照することで、信号品質をより良く確保できます。PCB設計プロセスでは、以下の設計情報を詳細に把握する必要があります：

1. 部品レイアウト位置、大電力・発熱チップ部品に特別な要求があるかどうか。
2. 信号の分類、速度、伝送方向、インピーダンスマッチング要求。
3. 信号駆動能力、キーサイナル、保護対策。
4. 電源、グランドのタイプ、電源・グランドのノイズ制限要求、電源プレーンとグランドプレーンの設定と分割。
5. クロック線のタイプと速度、クロック線のソース、方向、遅延要求、最大配線要求。

参考資料

• PCB高速信号回路設計における3つの配線技術
• 高速PCBレイアウトにおける信号反射抑制手法
• 高速デジタル・アナログ混在回路における信号品質分析とPCB設計
• PCB設計におけるビアのインピーダンス制御と信号品質への影響
• PCBCartのフル機能PCB製造サービス - 多彩な付加価値オプション
• PCBCartの高度なPCB実装サービス - 1個から対応