Beドープp型GaAsナノワイヤ上のオミック接触の最適化：低抵抗・高信頼性デバイスの実現

概要

半導体ナノワイヤ（NW）上のオミック接触の性能は、それらを電子・光電子デバイスに統合する上で極めて重要です。ナノワイヤはナノメートル級の寸法と独自の表面配向を持つため、従来の平面プロセス技術は不十分です。本研究では、分子線エピタキシー（MBE）法で成長させたBeドープp型GaAsナノワイヤ上に、Pt/Ti/Pt/Auオミック接触を形成し、その系統的な最適化を行いました。金属スタックの構造、金属蒸着前の表面処理、蒸着後のアニーリングを慎重に調整することで、線形な電流-電圧（IV）特性が得られることを明らかにしました。特に、Ti/Pt/Au多層膜の前にGaAsナノワイヤ上に薄いPt中間層を直接蒸着することで、接触抵抗が95%低減しました。これは、PtがGaAs（110）側壁上でTiよりも優れた結晶性を示すことが、斜入射X線回折（GIXRD）によって確認されたためです。これらの結果は、p型GaAsナノワイヤ上の低抵抗オミック接触を設計するための明確な指針を提供し、デバイスの信頼性と性能を向上させます。

はじめに

堅牢で低抵抗なオミック接触の形成は、高性能半導体デバイスの基盤です。GaAsはレーザー、太陽電池、光検出器などの重要な材料であり、p型およびn型の両方の接触スキームについて広範な研究が行われてきました。従来の接触形成プロセスは、ネイティブ酸化膜の除去、表面パッシベーション、金属蒸着、熱アニーリングの4ステップで構成されます。Au系合金、特にAu/Zn/AuとTi/Pt/Auは、低抵抗率と熱安定性のためにp型GaAs接触の主流となっています。

GaAsなどのIII-V族ナノワイヤは、LED、光起電力、光検出器などの多用途なナノスケールプラットフォームとして台頭しており、それに適したプロセスアプローチが求められています。自己触媒成長GaAsナノワイヤは（110）側壁ファセットを示し、これはバルク薄膜の（100）面とは異なる結晶方位です。この方位は表面状態、ショットキー障壁高さ、金属の結晶化ダイナミクスに影響を与え、接触品質を左右します。

p型GaAsナノワイヤに関する先行研究では様々な表面処理と金属スタックが検討されてきましたが、同一ナノワイヤ上での体系的な比較は不足していました。本研究では、Pt系およびTi系接触と表面前処理が、自己触媒成長BeドープGaAsナノワイヤのIV特性に及ぼす影響を検証します。また、GaAs（110）基板上に蒸着したTi、Pt、Pt/Ti薄膜のGIXRDによる構造解析を通じて、結晶性と電気特性の相関を明らかにします。

材料と方法

ナノワイヤの成長

Beドープp型GaAsナノワイヤは、液滴エピタキシーと自然酸化によって作製したp型Si（111）基板上のリソグラフィフリー酸化パターン上で、固体光源MBE法により成長させました。成長温度は640℃、GaフラックスはGaAs（100）面で0.3μm/h相当の平面成長レートとしました。60秒のGaウェッティングステップ後、As₂フラックス（V/III比=9）とBeフラックス（2.0×10¹⁹cm⁻³相当、平面キャリブレーション試料のホール測定で確認）を用いて成長を開始しました。60分間の成長により、六方晶断面、純粋な閃亜鉛鉱型GaAs格子、（110）側壁を持つナノワイヤが得られました。

接触の形成と特性評価

ナノワイヤを、Ti/Auパッドがパターニングされた200nm厚のSiO₂で覆われたp型GaAs（100）基板上に転写しました。ナノワイヤの位置は低倍率SEMで特定しました。ポジティブ型電子ビームレジストをスピンコートし、露光・現像（MIBK:IPA）を行い、必要に応じて酸素プラズマ洗浄で側壁の残留レジストを除去しました。金属スタックは電子ビーム蒸着法で形成しました：Ti/Pt/Au（20/20/200nm）またはPt/Ti/Pt/Au（5/10/10/200nm）。Pt/Ti/Pt/Au試料には400℃、30秒の急速熱アニーリング（RTA）を実施しました。表1に詳細を示す5つの異なるプロセス（P1-P5）で、酸化膜除去（2.8% NH₄OHまたは3.7% HCl）とパッシベーション（15%（NH₄）₂Sₓ）の組み合わせを変えました。各ナノワイヤ上に等間隔で4つの接触を形成し、室温でKeysightプローブステーションを用いてIVデータを取得しました。

斜入射X線回折による構造解析

接触層の微細構造を調べるため、NWデバイスと同じ厚さのTi、Pt、Pt/Ti参照膜を無ドープGaAs（110）基板上に形成し、GIXRD測定を行いました。同じネイティブ酸化膜除去と（NH₄）₂Sₓパッシベーションを適用しました。Cu Kα線（λ=1.54Å）を用い、入射角ω=0.75°で測定し、薄膜に適した浅い侵入深度を確保しました。回折ピークはICDDファイル#00-044-1294（HCP Ti）と#00-004-0802（FCC Pt）に照合し、屈折補正を適用しました。

結果と考察

図1aにP1-P5のIV曲線、図1bに4つの接触を持つ代表的なBeドープGaAsナノワイヤのSEM像を示します。P1-P4の対称的で非線形なIV特性は、同等の障壁高さを持つショットキー挙動を示しています。標準的な平面プロセスに従ったP1はオミック挙動を示さず、平面プロトコルがナノワイヤに不適切であることを裏付けています。一般にナノワイヤ接触ではHCl系酸化膜除去と（NH₄）₂Sₓパッシベーションが用いられますが、レジスト残渣除去のための酸素プラズマ洗浄はAs空孔を導入し、空乏層幅を増大させる可能性があります。

酸素プラズマ処理あり（P2）かなし（P3）を比較すると、酸素プラズマが接触性能を低下させる一方、HCl除去と（NH₄）₂Sₓパッシベーションの組み合わせはP1に比べてショットキー障壁高さを改善することがわかります。

5nmのPt中間層の導入（P4）により、IV特性の線形性が大幅に向上し、接触抵抗が低減しました。続くRTA（P5）によりさらに抵抗が低下し、完全なオミックIVプロファイルが得られました。

図2aは±100mV範囲のIV曲線を示し、接触抵抗が支配する線形領域を強調しています。図2bは線形フィットから得られた総チャネル抵抗（接触＋ナノワイヤ）を示します。P4ではP3の1.4MΩから72kΩへ、P5では40kΩへと抵抗が低下し、95%の減少はPt中間層に起因します。

参照試料（S1-S4）のGIXRD解析により、結晶性の役割が明らかになりました。GaAs（110）上に直接蒸着したTi膜（S1、S2）は、（NH₄）₂Sₓパッシベーションの有無にかかわらず、幅広く低強度のピークを示し、結晶性が悪いことを示しています。一方、Pt膜（S3、S4）は鋭く明確なピーク（111、200、220、311、222）を示し、高い結晶性を確認しました。PtをTiの下に導入すると（S4）、S1/S2に比べてTiの結晶性が向上し、PtがGaAs（110）上での膜成長を促進することが示唆されます。これらの構造的知見は電気データと相関し、P4およびP5のPt/Ti/Pt/Auスタックが優れた界面品質により著しく低い抵抗を示すことを説明しています。

全体として、Ti/Pt/Auの前に薄いPt中間層を導入することで、高結晶性の金属-GaAs界面を促進し、接触抵抗を大幅に低減できることが実証されました。熱アニーリングは、文献で報告されているPtの500℃までの安定性によって確認されるように、有害な反応を誘発することなく接触をさらに改善します。

結論

単一ナノワイヤのIV測定と参照薄膜のGIXRDを相関させることで、GaAs（110）上のTi膜が低結晶性により接触抵抗を増大させることを明らかにしました。Ti/Pt/Auの前に5nmのPt層を導入することで、総抵抗を95%低減でき、これはPtが（110）側壁上で優れた結晶性を示すことに起因します。急速熱アニーリングはさらにオミック特性を改善します。これらの知見は、Beドープp型GaAsナノワイヤ上の低抵抗オミック接触設計の明確な道筋を示し、金属-半導体界面の重要な役割を強調するとともに、異なるIII-V族配向における結晶化に関する今後の研究を導くものです。

データと材料の入手可能性

本研究の結論を支持するデータセットは本文中に含まれています。

略語

FCC:

面心立方

GIXRD:

斜入射X線回折

HCP:

六方最密充填

IV:

電流-電圧

NW:

ナノワイヤ

RTA:

急速熱アニーリング

SEM:

走査型電子顕微鏡