FinFET Cu BEOLプロセスにおける層間誘電体へのプラズマ誘起損傷の評価

概要

高度なCMOS Cu BEOL技術によって実現される高密度配線は、金属層の近接配置をもたらす。高アスペクト比金属配線には大規模なプラズマエッチングプロセスが必要であり、これが層間誘電体（IMD）層の信頼性懸念を引き起こす可能性がある。本研究では、近接配置された金属配線間のIMD完全性へのプラズマ誘起帯電効果を評価するための新しいテストパターンを提案する。プラズマ帯電強度とIMD層で見つかった損傷との間に強い相関があり、これを包括的に分析した。

はじめに

Cuベースのバックエンドオブライン（BEOL）プロセスは、技術がサブ100nm領域へ移行するにつれて広く使用されてきた。高アスペクト比のビアと金属配線からなる密に詰まった配線は、一連のプラズマ強化エッチングプロセス[1,2,3]によって可能となる。高エネルギープラズマ処理がトランジスタのゲート誘電体スタックに著しい劣化と潜在的損傷をもたらすことはよく知られており、これらはプロセス誘起帯電イベント時の主な放電経路と信じられている[4, 5]。ゲート誘電体品質の信頼性懸念を防ぐため、ICメーカーは通常、設計ルールとガイドラインを提供し、配線金属層のサイズと長さを制限している。複雑な配線システムにおける金属層の増加に伴い、プロセス誘起帯電時のIMD膜を通じた放電経路を避けることは困難になっている。BEOLプロセスへのLow-k材料の導入[6, 7]によりRC遅延問題が緩和されたが、絶縁膜は帯電ストレスに対してより感受性が高くなる可能性がある[8, 9]。複雑なBEOL配線を実現するコンパクトな相互接続構造におけるプラズマ帯電誘起ストレスによる損傷は、先進CMOS ICの歩留まりと信頼性に大きく影響する。本研究では、以前報告されたインシチューPIDレコーダ[10,11,12]を、追加の放電経路が先進Cu BEOLプロセス下で可能になるときのIMD損傷を監視するための新しい差動テストパターンと組み込む。ウェハ上の異なる位置でのレコーダによるプラズマ帯電レベルは、新しいテストパターンを通じてIMD膜のプラズマ帯電損傷と相関付けられる。IMD構造へのストレス誘起故障振る舞いは、これらのテストパターンを通じて容易に明らかにでき、新しい故障モードとIMD信頼性懸念の日常的監視のための標準テスト構造として使用できる。

デバイス構造と方法論

FinFET集積回路の故障解析結果は、図1に示すように、互いに隔離された2つの近接配置された相互接続構造間の層間誘電体層における潜在的損傷、すなわちトラップ状態の増加が生じる可能性を示唆している。先進CMOS BEOLプロセスでは配線幅とビア・金属配線間のスペースが積極的に縮小されるため、アンテナとして機能する大きな金属配線上に集められた電荷が、金属とビア/ゲート、金属配線間でIMDを通じて放電し、これらの誘電体膜に高電界・大電流ストレスを与える可能性がある。図2のテストパターン上のM2ノードをアンテナ構造形成前に隔離することで、プラズマ帯電電流が金属層間の誘電体層を通過することを保証する。図2a, bに示すように、プラズマ帯電ストレス時の潜在的損傷を引き起こす可能性を高めることを目的とした2つの新しい差動テストパターン設計を提案する。タイプIパターンのデバイスは、対応するアンテナに電子が集められたときのみ大電流ストレスを受ける。これは放電電流が導電経路上のn+/p接合によって整流されるためである。一方、タイプIIパターンのデバイスは両方向のストレス[13]を受ける。すなわち、イオン帯電と電子帯電の両方がこの監視デバイスで記録される。本研究のサンプルは、16nm技術ノードの標準FinFET/Cu BEOLプロセスで作製される。PIDレコーダのアンテナ構造および各ダイに配置されたタイプIとIIパターンのデバイスは、すべて大きな金属3構造で設計される。両タイプの監視デバイスは差動構成で設計され、PID効果で誤読を引き起こす可能性のあるミスアライメントノイズを強調し、その後最小化できる。

プラズマ誘起損傷が密に詰まった相互接続パターン間の層間誘電体層で潜在的な絶縁劣化に関連することを示す

新しく提案された差動テストパターンの図解。プラズマ誘起a負およびb双方向ストレスによる潜在的損傷の効果を強調するように設計されており、金属層間のクリアランスは14nmに設定

実験結果と考察

図3のデータは、金属2に0〜20Vの電圧スイープを0.7V/秒のスイープレートで印加することで得られ、破壊電圧とIMDリーク電流がいくつかの異なるタイプIテストパターンデバイスの両側で取得・比較できる。82,000μm²の大きなM3アンテナ形成時、プラズマプロセスがアンテナの帯電を誘起すると予想される。蓄積電荷は最も抵抗の低い経路を通じて放電すると予想される。データは、一部のサンプルが早期誘電体破壊を示す一方で、他のデバイスのIMDは低リークで比較的無傷のままであることを明らかにしている。

金属3アンテナ82,000μm²に接続された差動テストパターン付きデバイスで測定されたリーク電流。V_BDは、ビア長32nmで電流が1nAに達する電圧と定義

帯電イベントでは、弱い側が主要な放電経路として機能し、左右の損傷レベルにより顕著な不均衡をもたらすと予想される。したがって、左右で大きなV_BD差を示すデバイスのみがプラズマ帯電によるものである可能性が高い。したがって、ペアでのIMD破壊の小さい方のV_BDをPIDストレスレベルと相関するレベルとして記録する。図4aは、ウェハ上の異なるダイのサンプルで見られる3つの典型的な特性を示す。これらのサンプルは、両側とも破壊なし、片側破壊、両側破壊のグループに分類できる。各グループの特定の特性を示すデバイスの割合を図4bの円グラフに示す。アンテナなしのサンプルでは、片側破壊特性を持つ確率がはるかに低いことがわかった。プラズマ帯電ストレスを経験していないデバイスの多くは両側で対称的な振る舞いを示す。これらはさらに、差動ペアの非対称特性の大半がアンテナ構造接続時の帯電ストレス由来であることを示唆する。

a ウェハ上のテストペアで見られる様々な破壊特性とb 60ダイ以上のデバイスペアで特徴的な破壊特性を示すサンプルの割合比較

上記の方法で得られたV_BDを用いて、PIDレベルのウェハマップとタイプIおよびIIパターンのデバイスからのV_BDを図5で比較する。PIDレコーダによる基準帯電レベルと、両タイプの監視デバイスからのV_BDのウェハマップの間に高い類似性が得られる（図5a）。PID電圧は金属プロセス中の電子とイオンの両方の帯電イベントを記録すると考えられている[14]。しかし、ウェハ全体のサンプルはイオン帯電よりも電子帯電を主に受けることがわかっている[14]。図5a, bのウェハマップ間には何らかの領域相関が見られる。一方、図5cのパターンIIからのウェハマップは図5aとの明確な類似性がなく、双方向ストレス[15]が誘電体層に二次的効果をもたらす可能性があり、さらなる調査が必要である。新しいテストパターンからの測定破壊電圧と基準PIDレベルの比較を図6に示すと、ダイのPIDレベルが高いほど、新しいテストパターンのV_BDが低くなる。さらに、V_BDとプラズマ帯電レベルの間に有意な負の相関を確立できる。IMD損傷への片方向および双方向ストレスの効果を調査するため、タイプIとタイプIIパターンのデバイスから測定されたV_BDを図7でまとめ比較する。ウェハ上の60ダイのデバイスから得られたV_BD分布は、双方向帯電ストレスを経験したデバイスの方が、より低い電圧でIMD破壊を示す可能性が高いことを示している。これはIMDを跨ぐ極性変化による非対称ストレスレベルで説明できる[16]。また、誘電体層に10Vを印加して測定したストレス誘起リーク電流（SILC）は、IMD膜内のトラップ状態増加の別の指標である[17]。ダイ間変動のプロセス変動効果をさらに最小化するため、各ペアからのリーク比を指標としてIMD損傷をさらに評価する。図8は、同一ダイ上の2タイプのデバイスのリーク電流比に本質的な相関がないことを示す。すなわち、金属1とビア2層間のミスアライメントは両パターンに最小限の影響しか与えない。電流比R = I_LR/I_LLは、これらのパターンでのダイ間変動ノイズを除去するより良い指標である。完全に非バイアスなデバイスでは、主要な帯電ストレスが右または左のどちらで発生するかは完全にランダムであるはずだ。ここで、電流比の分布中央値が1ではないというバイアス効果が見つかる。プラズマ帯電効果による損傷のみを考慮するため、図9で説明するようにRを正規化電流比R_Nとする。ウェハ中心での分布プロットでは、タイプIパターンデバイスのR_NがPIDレコーダからのプラズマストレスレベルにかなり近く従う。一方、双方向ストレスを受けやすいデバイスのR_Nは記録されたPIDレベルでは完全には説明できない。これはウェハ全体での追加イオン帯電イベントの結果として、パターンIIデバイスのR_Nレベルが著しく高いためかもしれない。