CMOSゲート回路：設計、動作、TTLとの比較

これまで、トランジスタ論理回路の解析は TTL 設計パラダイムに限定されてきました。ここではバイポーラトランジスタが使用され、入力フロート＝「ハイ」（V_cc接続と同等）という戦略、および「オープンコレクタ」出力段の許容が維持されてきました。しかし、これは論理ゲートを構築する唯一の方法ではありません。

電界効果トランジスタ

特に絶縁ゲート型の電界効果トランジスタをゲート設計に採用できます。電圧制御デバイスであるため、IGFETはよりシンプルな回路を実現します。以下に、PチャネルとNチャネルIGFETで構築したインバータを示します：

 

 

正電源の V_dd というラベルは、TTLの V_cc と同じ慣習に従い、電界効果トランジスタのドレインに印加される定電圧をグラウンド基準で示します。

 

エンハンスメントモードIGFETによるゲート動作

ロー入力

回路を電源と入力スイッチに接続し、振る舞いを観察します。これらのIGFETはE型（エンハンスメントモード）で、通常はオフです。

ゲート-ドレイン（またはゲート-基板）電圧が正しい極性を持つときのみオンになります。

 

 

上部トランジスタはPチャネルです。基板がゲートより正（ゲートが基板に対して負）のとき、チャネルがエンハンスされ、ソースとドレイン間に電流が流れます。図では上部トランジスタがオン、下部Nチャネルトランジスタはオフ（ゲート-基板電圧ゼロ）です。

したがって、出力はV_ddに確実に接続され、グラウンドに対する抵抗は非常に高く、入力が「ロー」（0）のとき論理「ハイ」（1）を出力します。

ハイ入力

入力を反対状態に切り替えます：

 

 

今度は下部Nチャネルトランジスタが飽和し、上部Pチャネルはオフのまま。出力は「ロー」（0）になります。この回路はインバータ（NOTゲート）として機能します。

相補性金属酸化膜半導体（CMOS）

バイポーラトランジスタの代わりにMOSFETを使用すると、インバータ設計が大幅に簡素化されます。出力は自然な「トーテムポール」構成によりソース/シンク両方の負荷電流を扱えるため、フロートしません。

このゲートのエレガントさは、PチャネルとNチャネルIGFETを相補的に使用することにあります。このような回路はCMOS（相補性金属酸化膜半導体）に分類されます。

CMOSゲートの課題と解決策

TTLとは異なり、CMOSゲートは静電気による高電圧に弱く、フロート状態で放置すると意図せぬロジック状態に駆動される可能性があります。したがって、フロート入力は常に避けるべきです。

フロート入力問題

入力をV_ddまたはグラウンドに接続する片投げスイッチを考えます。一方の状態では接続されますが、もう一方ではフロートします：

 

 

同様に、オープンコレクタTTL出力（ハイ時にフロート）はCMOS入力を未定義にできます：

 

 

プルアップとプルダウン抵抗

フロート入力を安定化するため、V_dd（プルアップ）またはグラウンド（プルダウン）に抵抗を接続します。典型的な値は10kΩですが、正確な抵抗値はクリティカルではありません。

プルアップ例：

 

 

プルダウン例：

 

 

オープンコレクタTTL出力をCMOS入力にインターフェースする場合、ハイ状態を定義するためにプルアップ抵抗が必要です：

 

 

複数入力CMOSゲートでは、各入力に独自のプルアップ/プルダウン抵抗が必要です。

 

 

複数入力CMOSゲートの設計

CMOS NANDゲート

典型的なCMOS NAND回路図を以下に示します：

 

 

トランジスタQ₁とQ₃は入力Aで制御される直列P/Nチャネル対を形成し、Q₂とQ₄は入力Bで同様の対を形成します。上部トランジスタはV_ddから電流をソースし、下部トランジスタはグラウンドにシンクします。出力は、両下部トランジスタが同時に導通する場合、すなわち両入力がハイの場合のみローになります。

真理値表の図解

以下はNANDゲートの4つの入力組み合わせすべてに対する振る舞いの視覚的描写です：

 

 

 

 

 

CMOS ANDゲート

NANDゲートの出力にインバータ段を挿入することでANDゲートが得られます：

 

 

CMOS NORゲート

NANDと同様に、NORゲートも4つのMOSFETを使用しますが、配置が異なります：2つの直列ソーシングトランジスタと2つの並列シンキングトランジスタ。出力がハイになるのは両入力がローのときのみです。

 

 

CMOS ORゲート

NORゲートの出力にインバータを追加することでOR機能が実現されます。

 

 

TTL vs CMOS：長所と短所

TTLとCMOSの両方が任意の論理関数を実装できますが、主要な側面で大きく異なります：

• 消費電力：CMOSは実質的に静止電流を消費しませんが、TTLは定常バイアス電流を消費します。ただし、CMOSの電力はスイッチング周波数に比例して上昇；TTLは比較的一定です。
• ファンアウト：CMOS入力は最小電流しか引かないため、1つのゲートで多くのゲートを駆動可能。TTLファンアウトは電流制御入力により制限されます。
• 電源電圧範囲：TTLは通常4.75〜5.25V。CMOSは電圧制御MOSFETにより3〜15Vで快適に動作。
• 速度：一般的にTTLの方がCMOSより高速。MOSFETの入力容量が大きなRC時定数をもたらし、立ち上がり/立ち下がり時間を遅くするためです。

CMOS高速化：Bシリーズゲート

CMOSの遅い応答を緩和するため、出力バッファ（2段カスケードインバータ）を追加し、電圧利得を高めて遷移を高速化できます。論理的には冗長ですが、追加段が信号スイングを増幅し性能を向上させます。

 

復習

• CMOS論理ゲートはバイポーラトランジスタの代わりにMOSFETを使用。
• 入力は静電気に敏感で、フロートさせてはならない。
• プルアップ/プルダウン抵抗でフロート入力問題を解決。
• CMOSはTTLより低消費電力だが、周波数に比例して電力上昇。
• CMOS入力電流は極めて小さく、高ファンアウトを実現。
• CMOSは広い電源範囲（3〜15V）で動作可能、TTLは4.75〜5.25V。
• CMOSは入力容量により最大動作周波数が低い。
• Bシリーズゲートはバッファ出力で速度改善。

関連ワークシート

• 絶縁ゲート電界効果トランジスタワークシート
• CMOS論理ゲートワークシート