2DEGチャネルとパターン化基板を備えた新規GaNナノピラー垂直FETにおけるバリガFOMの向上

概要

二次元電子ガス（2DEG）チャネルと基板パターン（SP）を組み込んだ新しいエンハンスメントモード垂直GaN電界効果トランジスタ（FET）を提示する。SPの幅と高さを調整することで、高いブレークダウン電圧（BV）を維持しながらオン抵抗（R_ON）を低減することに成功した。実験で較正されたATLASシミュレーションにより、700 nm長、4.6 µm幅のSPを持つデバイスは、無パターンの対照デバイスと比較して、デバイス面積を犠牲にすることなくバリガFOM（BFOM = BV²/R_ON）を6倍向上させることが示された。ナノスケールのピラーとSPのフットプリントにより高密度集積が可能であり、このアーキテクチャを将来のパワーエレクトロニクスの有力候補として位置づけている。

背景

ZnO、In₂O₃、SiC、GaNなどのワイドバンドギャップ半導体は、高いブレークダウン電圧と優れた熱安定性から注目を集めている。特に、横型AlGaN/GaN高電子移動度トランジスタ（HEMT）は、パワーおよびRFアプリケーションにおけるSiデバイスの置き換え候補として最有力である。p型キャップ、フッ素イオン注入、薄いバリア、ダブルチャネル設計、フィールド結合ゲートなど、エンハンスメントモードHEMTを実現しドライバ回路を簡素化するための多くの戦略が検討されてきた。しかし、これらのアプローチは、閾値電圧の不均一性、限られたBFOM、過大なチップ面積といった課題に直面している。ドリフト長とBVのトレードオフが、デバイスのスケーリングをさらに妨げている。

垂直GaN FET（VFET）は、垂直チャネルをフル活用し、エンハンスメントモード動作を容易にすることで、これらの多くの問題を緩和する。最近の研究では、様々な構造革新によりBVを向上させながらR_ONを低減することに焦点が当てられてきたが、高移動度2DEGの欠如により抵抗が高くなり、BFOMの最適化が制限されてきた。

本研究では、2DEGチャネルとパターン化基板を同時に組み込んだ垂直GaN FETを導入する。この組み合わせにより、低R_ONと高BVを両立し、ナノスケールのピラーとSPによってデバイスの高密度集積を可能にしている。

手法

デバイスは標準的なAl_0.23GaN/GaNウェハ上に作製され、高濃度n型基板をドレインとして用いる。層厚はSiN（105 nm）、AlGaN（20 nm）、GaN（5 µm）である。2×10¹⁶ cm⁻³のn-GaNバッファと2×10¹⁷ cm⁻³のp-GaNキャップが、それぞれバッファ層と複合チャネルを形成する。薄いAlGaN層が2DEGを誘起し、SP（通常Al₂O₃）が基板上に成長される。

概略図 a は3Dピラー構造を、b は提案されたSP-VFETのラベル付き寸法を持つ断面図を示す。

作製プロセスはシンプルである：（1）導電性基板とSP層のエピタキシャル成長；（2）SPパターンの選択的エッチング；（3）n-GaNバッファの堆積と研磨；（4）AlGaNバリアとp-GaNキャップの堆積；（5）電極形成とパッシベーション。

ATLASシミュレーションは、p-GaNキャップを持つエンハンスメントモードHEMTの実験データに対して較正されている。デバイスパラメータは表1に示し、SP/GaN界面のインターフェーストラップ特性は容量測定から導出されている。分極電荷は2次フィッティングアプローチで計算されている。

物理メカニズム

オン状態では、SP-VFETは2DEGによる高伝導パスを示すが、狭い垂直チャネルが全体のコンダクタンスを制限する。AlGaN/GaN界面の2DEGが横方向の電流流れを維持し、垂直抵抗を部分的に補償する。2DEGチャネルを持たないデバイスでは、著しく高い抵抗を示す。

順方向電流フロー：a SPなしデバイス、b 短SPのSP-VFET、c 長SPのSP-VFET。

シミュレーションによると、p-GaNキャップ長は700 nmを超えるまでピーク電界に最小限の影響しか与えない。ピーク電界はp-GaNコーナーに留まるが、長いキャップは電界分布を平坦化し、2DEG枯渇により抵抗をわずかに増加させる。

様々なp-GaN長におけるAlGaN/GaN界面の電界分布。

解析的オン抵抗モデル（図4）では、2DEGチャネルがコンダクタンスを支配し、垂直パス抵抗はSP長が増大したときにのみ有意になる。オン抵抗はSP長に対して双曲線的に増加するが、SP高さが4.7 µm未満ではほぼ影響を受けず、2DEGの強靭さが確認される。

オン状態抵抗ネットワーク：a SPなし、b SPあり。

オフ状態では、SPの負に帯電したインターフェーストラップがp-GaNキャップ下の電界を再分配し、ピーク電界を低減して枯渇領域を拡大する。この再分配によりブレークダウン電圧が向上し、2DEG補償によりR_ONの増加は控えめに留まる。結果として、BFOMはSP寸法に応じて変動する。

電界と枯渇領域分布：a SPなし、b 短SPのSP-VFET、c 長SPのSP-VFET。

p-GaN/AlGaN（a）およびGaN/SP（b）界面に沿った電界分布。

結果と考察

SPなしデバイスの伝達特性と出力特性（図7）は、p-GaNキャップ長にほぼ依存せず、2DEGが一貫したコンダクタンスを維持する役割を確認している。ゲート近傍の過度な電界集中を避けるため、最小キャップ長は400 nmである。

様々なp-GaN長におけるSPなしデバイスの伝達（a）および出力（b）曲線。

SP-VFET（図8）では、SP高さが4.7 µm未満でオン抵抗が一定だが、SP長に応じて増加する。これは垂直チャネルの狭窄と一致する。2DEGチャネルは中程度のSP高さではほぼ影響を受けず、SPが2DEGに隣接した場合のみ負電荷が著しく枯渇させる。

SP幅（a）と長さ（b）を変化させた出力曲線と無SPデバイスの比較。

電流密度マップ（図9）は、SPが垂直チャネルを狭める一方で、横方向電流は主に2DEGによって担われることを確認している。全体の電流密度はSP高さによってわずかにしか変化しない。

電流密度：（a）無SPデバイス、（b）〜（d）異なるSP寸法を持つSP-VFET。

抽出されたR_ONとBV（図10a）は、抵抗がSP長に対して双曲線的に増加し、BVがSP長700 nmまで上昇することを示す。BFOMは、700 nmのSP長と4.6 µmの高さで125 MW cm⁻²にピークに達し、無パターンデバイスの6倍の改善を表す。

（a）抽出されたR_ONとBV；（b）SP長と幅に対するBFOM。

BVの向上は、SPがp-GaNキャップ下の電界ピークを緩和する電界再分配能力に起因する。負に帯電したインターフェーストラップが枯渇誘起電界を打ち消す追加電界を生成し、枯渇領域を拡大してリークパスを減少させる。シミュレートされた電界マップ（図12）とカットライン解析（図13）は、SP長の増加が電界を平坦化し、より高い臨界電界を持つSPエッジに集中させる様子を示している。

300 Vドレインでのゲート周辺電界：（a）無SP、（b）〜（d）SP-VFET。

SPエッジカットラインに沿った水平（a）および垂直（b）電界プロファイル。

結論

本研究は、2DEGチャネルとナノスケール基板パターンを活用した新規GaN垂直FETを実証し、BFOMを大幅に改善した。p-GaNキャップ下の電界ピークを緩和し、SPを横切る新たな高電界領域を形成することで、700 nmのSP長と4.6 µmの高さにおいて6倍のBFOM向上を達成した。コンパクトなピラー設計と最小限のSPフットプリントにより、このアーキテクチャは高密度パワー集積アプリケーションに非常に適している。

略語

n_A

p型GaNのドーピング濃度

n_D

n型GaNのドーピング濃度

2DEG

二次元電子ガス

Al_0.23GaN

アルミニウムガリウム窒化物（Al 23％）

Al₂O₃

酸化アルミニウム

BFOM

バリガの優越性指数

SP

基板パターン

E-field

電界

FET

電界効果トランジスタ

GaN

窒化ガリウム

HEMT

高電子移動度トランジスタ

H_G

ゲート高さ

H_W

基板パターン高さ

L_D

デバイス長

L_G

ゲート長

L_P

p-GaNキャップ長

L_W

基板パターン長

SiN

窒化ケイ素

SP-VFET

基板パターン付き垂直電界効果トランジスタ

W_D

デバイス深さ

σ_p

分極電荷