Ag/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイスにおける最適化アナログスイッチングとシナプス機能

概要

本研究では、SiO_x:Ag層と底部電極の間にTiO_xバッファ層を挿入することで、物理気相堆積プロセスによりAg/SiO_x:Ag/TiO_x/p⁺⁺-Siのシンプルな構造を持つメモリスタデバイスを開発しました。この構造では、アナログスイッチング中のフィラメント成長と断裂を効率的に制御できます。正または負のパルス列を実装することで重み変調のための広範囲な抵抗変化を持つメモリスタデバイスのシナプス特性を広範に調査しました。ポテンシエーション/デプレッション、ペアドパルス促進（PPF）、短期可塑性（STP）、リハーサル動作以上の反復パルスによるSTPから長期可塑性（LTP）への移行、スパイクタイミング依存可塑性（STDP）など、複数の学習と記憶機能を同時に達成しました。対数I-V特性の解析に基づき、誘電体層を横断する導電性Agフィラメントの制御された進化/溶解が、テストメモリスタデバイスの性能向上に寄与することが判明しました。

はじめに

2008年、Chua教授のメモリスタ理論的概念[1]が、StrukovらによるTiO₂ベース二端子コンパクトデバイスでの磁束と電荷の関係研究発表で現実となりました[2]。これは世界中の研究者の関心を引きました。ロジック演算、再構成可能無線周波数システム、不揮発性メモリ応用など様々な潜在的応用[2-4]に加え、メモリスタは類似構造と動作ダイナミクスにより生物学的シナプス機能エミュレートのためにも調査されてきました。現在、電子デバイスでのシナプス機能直接エミュレートが脳型ニューロモルフィックコンピューティングシステム開発に不可欠と広く受け入れられています[5-7]。しかし、従来の電子シナプス設計は相補型金属酸化膜半導体（CMOS）技術ベースであり、計算実行プロセスの複雑さ、集積密度限界、エネルギー散逸の面でvon Neumannボトルネック効果に悩まされています。したがって、調整可能な二端子デバイスの使用は、メモリスタの不揮発性、ナノスケールサイズ、低消費電力、高速応答など独自特性から、電子シナプス新構造開発に多くの有望な機会をもたらしました[8, 9]。

最近、様々な材料（ZnO₂、WO_x、SnO_xなどの金属酸化物[10, 11]、Cu₂S、Ag₂Sなどのカルコゲナイド[12, 13]、La₂O₃、Pb_0.8Ba_0.2ZrO₃などの強誘電体材料[14, 15]）がメモリスタデバイス設計・製造で調査されています。多くのデバイスで抵抗変化は酸素空孔や金属イオン（Ag⁺、Cu²⁺、Al³⁺など）の電場誘起移動と高伝導パス形成に起因します。メモリスタの導電パスは一般に「導電フィラメント（CF）」と呼ばれ、スイッチング動作で断裂し得ます。一般にメモリスタでは急峻（デジタルスイッチング）と漸進的（アナログスイッチング）の2タイプスイッチング挙動が観察されます。急峻な抵抗変化はデジタル信号（0或1）と整合し、情報記憶に有益です[16, 17]。

対照的に、メモリスタの連続コンダクタンス調整可能性は、人間脳の学習と記憶機能の基本細胞単位である生物学的シナプスと類似性を持ちます[18]。いくつかのメモリスタデバイスで、生物学的シナプス重み変調エミュレート用アナログコンダクタンス変化が実現されています[19, 20]。a-Si中拡散AgとPt/a-Si:Ag/Pt、Pt/SiO_xN_y:Ag/Pt構造酸化物ベースメモリスタが、バイオシナプス内Ca²⁺やNa⁺ダイナミクス模倣に成功[21, 22]。同様に、金属酸化物ベースメモリスタの酸素イオン/空孔フィラメントも、短期増強（STP）とペアドパルス促進（PPF）を含むシナプス機能実現に提案されています[23, 24]。しかし、生物学的学習ルールは多様であり、現在まで全シナプス機能がメモリスタモデルに組み込まれたわけではありません[16]。

材料選択に加え、「金属/メモリスタ層/金属」構造に追加誘電体層挿入によるフィラメント成長と断裂制御は、STPとLTP、低消費電力などシナプス機能エミュレートに特定利点を提供します。最近、導電フィラメント形成/断裂速度制御のため、WangらはTaO_xベースメモリスタにSiO₂層挿入でアナログスイッチング挙動実証[25]。WanらもAg/SrTiO₃/FTOメモリスタ構造に還元グラフェン酸化物層挿入でAgフィラメント過成長制御、アナログスイッチングとSTP、STDP機能エミュレート実現[26]。さらに、TiO_x材料の高誘電率（~40）と低バンドギャップ（~3 eV）知見に基づき、HfO₂メモリスタ層にTiO₂薄層挿入でメモリスタデバイスサイクル耐久性と均一性が顕著に向上との報告[27, 28]。また、低イオン移動度と低酸化還元反応速度により、TiO_x薄膜がバッファ層として導電フィラメント過成長防止、より良いシナプス挙動実現と抵抗スイッチングプロセス中の導電フィラメント良好接触維持可能との報告もあります[24]。

本稿では、Ag/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイス新構造とアナログスイッチング挙動を報告。先行報告された単層デバイス[22, 29]比較で、上記構造でのTiO_x層挿入がメモリスタデバイススイッチング挙動に影響し、コンダクタンスウィンドウ拡大とスイッチングプロセス中安定状態維持に寄与することが判明。さらに、メモリスタデバイスコンダクタンスは正負パルス列でそれぞれ容易に調整可能。最近の結果は、信頼性高いアナログスイッチング獲得と、短期/長期可塑性（STP/LTP）、ペアドパルス促進（PPF）機能、スパイクタイミング依存可塑性（STDP）、STPからLTPへの移行など、バイオシナプス機能を忠実にエミュレートすることに成功したことを示します。

実験方法

デバイス作製：図1a示すように、メモリスタをAg/SiO_x:Ag/TiO_x/p⁺⁺-Si構造で設計。p⁺⁺-Si基板（15×15 mm²、抵抗率約0.01 Ω·cm）を標準法洗浄、デバイス作製。全プロセス室温高真空系で実施。まず、高純度セラミックTiO₂ターゲット用いRFマグネトロンスパッタリングで~10 nm厚チタン酸化物層をp⁺⁺-Si基板に堆積。次に、磁性スパッタリングパス上に小Agスライス配置したSiO₂ターゲット用いRF共スパッタリングで~95 nm厚SiO_x:Ag層堆積。堆積中Ar流量と圧力をそれぞれ50 sccm、20 mTorr、RFパワー80 Wで維持。最後に、フォトリソグラフィとリフトオフ技術で~30 nm厚Ag上部電極（TE）パターニング、薄金属層をDCマグネトロンスパッタリングで堆積。個別電極径約150 μm。
キャラクタリゼーション手法：透過電子顕微鏡（TEM）測定とX線光電子分光（XPS）分析でSiO_x:AgとTiO_x層微細構造とAg原子化学状態を分析。TEM試料は集束イオンビーム（FIB、FEI Nova Nano Lab 200）で作製後、FEI Phillips CM10-Supra TEMシステムで観察。電気特性評価は半導体アナライザー（Keithley 2636B）プローブステーション接続で実施。電気測定中、正負バイアスは上部電極と底部電極間電流流れ方向で定義。全電気測定は室温大気中で実施。

Ag/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイス概略と断面TEM解析。a デバイス概略図と生物学的シナプスと電子シナプスのアナロジー。b Ag/SiO_x:Ag/TiO_x/p⁺⁺-Si構造単一メモリスタユニット断面TEM像。SiO_x:AgとTiO_x薄膜がAg TEとp⁺⁺-Si BE電極間にサンドイッチ。c デバイス断面元素マッピング

結果と考察

デバイス概略と測定構成を図1aに説明。デバイスはAg TEとp⁺⁺-Si BE間にSiO_x:AgとTiO_x薄層サンドイッチシンプル構造、メモリスタセル断面TEMと元素マッピング（図1b, c）で確認。SiO_x表面Ag原子化学状態をXPS分析（追加ファイル1: Figure S1）。Ag 3dスペクトルは結合エネルギー368.0 eV（Ag 3d_5/2）と374.0 eV（Ag 3d_3/2）の単一ダブレットに脱畳み込み、Ag金属状態に正確割当。追加ファイル1: Figure S2 HRTEM像でアモルファスTiO_x層断面確認、SiO_x:Ag層に微小Agナノクラスタ可視、TEM試料作製プロセス中Ag外方拡散による総界面エネルギー最小化結果と推測[22]。高速フーリエ変換（FFT）でSiO_x内埋め込みAgナノクラスタがAg (111)、Ag (002)ナノ結晶など多結晶構造確認。Ag/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイスでは、Ag/SiO_x:AgとTiO_x/p⁺⁺-Siがそれぞれ前シナプス膜と後シナプス膜に対応（図1a）。シナプス重み変化は神経パルス受信時前シナプス膜から「シナプス間隙（cleft）」へCa²⁺或Na⁺イオン放出で生起。同様に、Ag/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイスコンダクタンスは電圧パルス下Agイオン移動で人工的に電子シナプスとして変調可能。

図2aにAg/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイス半対数スケール電流-電圧（I-V）曲線示す。0 V → +4.0 V → −4.0 V → 0 Vスイープバイアス下、測定I-V曲線はピンチヒステリシスループ示し、メモリスタフィンガープリント。Ag TEに正バイアス印加時、コンプライアンス電流制限（I_cc)まで電流漸増、デバイス抵抗状態が高抵抗状態（HRS）から低抵抗状態（LRS）へ変化、「SET」プロセス。一方、Ag TEに負バイアス印加時、電流減少、抵抗状態LRSからHRSへ復帰、「RESET」プロセス。デバイス伝導度が正負スイープバイアス対応で変調可能、バイポーラ抵抗スイッチング挙動示す。SET/RESETプロセス高電圧領域急峻電流増減ではなく、0 V → +2.1 V或0 V → −2.1 V繰り返し電圧スイープ下でデバイス電流連続増減（図2b）。電流-電圧-時間（I-V-t）関係も図2bインセットにプロット、コンダクタンス変化明確化。バイオシナプス同様、連続正（1-5番目）負（6-10番目）I-V曲線部分実装後、明確なデバイス応答として電流ダウン-アップ或アップ-ダウン進化観察。連続正（或負）電圧スイープ中連続電流増加（或減少）はデバイス抵抗がDCスイープモードで変調可能示す。各後続正負スイープでI-V曲線が前回終了点から再開、メモリスタデバイス典型的アナログスイッチング特徴示す。読出電圧+0.3 Vでより広いバイポーラスイープ電圧実装で耐久性能評価可能（図2c）、セット/リセット動作で10³サイクル間LRSとHRS間安定均一動作示す。

Ag/SiO_x:Ag/TiO_x/p⁺⁺-SiメモリスタデバイスI-V特性。a バイポーラスイッチング挙動 b 繰り返し電圧スイープによるポテンシエーション或デプレッション。インセット：電圧-電流-時間関係（V-I-t）、ポテンシエーション/デプレッション中コンダクタンス状態示す。c 読出電圧-0.3 Vで10³サイクル広範囲バイポーラスイープ（セット0→+4.0 V、リセット0→−4.0 V）耐久サイクリング性能テスト。d コンダクタンス変調繰り返し特性

メモリスタデバイスはDCバイアススイープ電圧でなくパルス信号でも動作可能。図2dに反復ポテンシエート（正バイアス）とデプレッサー（負バイアス）パルス実装後デバイス応答（ポテンシエーション或デプレッション形式）示す。ポテンシエートとデプレッサーパルス振幅それぞれ+1.2 Vと−1.2 V、全パルス幅と間隔5 ms固定。デバイスコンダクタンス変調が正負パルスバイアス極性問わず観察、ポテンシエートとデプレッサー刺激下でのシナプス応答（ポテンシエーション/デプレッション形式）と類似。デバイス応答が刺激パルス数依存でサイクル間調整可能、印加バイアス極性超越した安定均一ポテンシエーションとデプレッションが電子シナプス重み調整と記憶増強エミュレートに利用可能[30]。

スイッチング挙動理解のため、I-V特性フィッティングで伝導メカニズム解析。スタンドアロンSiO_x:Ag薄膜ベースメモリスタ（Ag/SiO_x:Ag/p⁺⁺-Si構造）も作製。図3aに準DC電圧スイープデバイス応答示す、典型的閾値スイッチング挙動、先行報告通り[29, 31]。矢印方向でデバイスが2状態間サイクル可能、揮発性メモリ示唆。しかし、Ag/SiO_x:Ag/TiO_x/p⁺⁺-SiメモリスタデバイスI-V曲線はスタンドアロンSiO_x:Agベースメモリスタデバイスと大きく異なる。図3bにデバイスがI-V曲線正負部分でLRSとHRS観点でバイポーラスイッチング挙動示す、動作電圧比較的高い。図3cにAg/SiO_x:Ag/TiO_x/p⁺⁺-SiメモリスタデバイスI-V曲線、正領域データHRSとLRSでLn(I)対Ln(V)フィッティング結果示す。フィッティング結果でHRS電荷輸送挙動が古典的トラップ制御空間電荷制限伝導（SCLC）メカニズムと整合、オーム領域（I/V）、チャイルド則領域（I/V²）、急峻電流増加領域3部分構成[32]。一方、LRS直線挙動、傾き=1で優れたオーム挙動示す（図3c）。HRSとLRS異なる伝導挙動はLRS導電性Agフィラメント形成で裏付け[32]。図3dさらに抵抗スイッチングが導電フィラメント形成/断裂起因支持。デバイスセルサイズ非依存LRS、セルサイズ比例HRS観察。LRSサイズ非依存性は導電フィラメントベースメモリデバイス一般的観察[33]。したがって、Ag/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイス抵抗スイッチング現象は典型的に正/負バイアス電圧下制御された導電フィラメント形成/断裂起因と結論。コンダクタンス漸進変化は電場下TE-BE間横断ギャップ断面変化起因、他報告と良く一致[34]。総デバイス抵抗を等価回路でR = R_ij = V/I、R_ijをTE-BE間CF横断ギャップサイズ関連抵抗と定義。このギャップが適切プログラムバイアスでTE-BE間Ag CFサイズ変調により調整可能なら、メモリスタデバイス伝導度或抵抗漸進調整可能、生物学的シナプス同様。

Ag/SiO_x:Ag/p⁺⁺-SiとAg/SiO_x:Ag/TiO_x/p⁺⁺-Siデバイス伝導メカニズム解析。a Ag/SiO_x:Ag/p⁺⁺-Si、b Ag/SiO_x:Ag/TiO_x/p⁺⁺-SiデバイスリニアI-V曲線。c Ag/SiO_x:Ag/TiO_x/p⁺⁺-SiデバイスI-V曲線正領域フィッティング結果によるHRS SCLC、LRSオーム伝導メカニズム。d LRS或HRSコンダクタンスセル面積依存性

スタンドアロンSiO_x:AgとSiO_x:Ag/TiO_xベースメモリスタデバイススイッチングメカニズム解釈物理モデルを図4に提示。SiO_xベースセル内Agナノ粒子挙動は、バイポーラ電極間電気化学反応（AgイオンとAg原子移動蓄積）ベースで解釈可能、先行報告類似[22, 35]。スイープ電圧印加時、Agナノ粒子さらに成長し電極間ギャップブリッジ、コンプライアンスレベルまで急峻電流増加、メモリスタLRSでON（図4a中央パネル）。電気バイアス除去後、早期ブリッジ形成長大Agナノクラスタ急速収縮[22]、デバイスHRS復帰（図4a最終パネル）[35]、2状態間サイクル可能バイポーラ閾値スイッチング挙動、揮発性メモリデバイス類似示唆。

スイッチング挙動物理モデル概略図。a Ag/SiO_x:Ag/p⁺⁺-Siメモリスタデバイス；b Ag/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイス

SiO_x:Ag/TiO_xベースメモリスタデバイスでは状況大きく異なり、SiO_x薄層は高バンドギャップ（~9 eV）低誘電率（~3）、TiO_x層は低バンドギャップ（~3 eV）高誘電率（~40）、SiO_x層電界がTiO_x層より高く、スイッチング層により多くAg原子溶解[28]。チタン酸化物の低イオン移動度と低酸化還元反応速度が界面層跨ぎAg原子とAgイオン移動蓄積制御[36]。上記2事実がTEからBEへナノコーン形状フィラメント形成原因[37]。金属領域集中形態であるフィラメント成長実質的制限ナノコーン形TE-BE制御がサイクル動作中抵抗状態制御提供[38]。十分正バイアス印加時、二重層跨ぐ電界がAg TEから界面層経由p⁺⁺-Si BEへAgイオン駆動、電極間実効ギャップ減少（図4b中央パネル）。負電圧印加迄Agフィラメント溶解せず、バイアス除去後も元形状維持傾向。負電圧印加時通常リセット開始、Ag CF部分的脱離（通常最薄部位）熱補助電気化学プロセス起因[39]。メモリスタOFF、HRS復帰（図4b最終パネル）、2状態間可逆サイクル（図3b示す）不揮発性メモリデバイスとして。図4b左パネル示すフィラメントは図4a中央パネルより太く、負電圧印加迄溶解断裂せず。SiO_x層フィラメント部分はTiO_x層ナノコーン部分より遥かに細く、全フィラメント形状何となくナノコーン類似。負バイアス印加時、負電圧印加でフィラメント急速断裂（図3b）、電圧さらに増加で電流再増加、BE表面近く残留Ag原子起因高バイアス領域負セットリスク示唆。

実際、HRS総メモリスタ抵抗はフィラメントナノコーンチップと底部電極間ギャップのみ関連、電気バイアス調整で増減可能[33]。このHRS変更傾向は図2b観察可能、0 V→+2.1 Vと0 V→−2.1 V繰り返しスイープバイアス下で電流連続増減。一方、+2.1 V定電圧スイープではTE-BE間導電フィラメント形成不十分。代わりに導電性Agフィラメント徐々にAg原子蓄積、電極間実効ギャップ減少（追加ファイル1: Figure S3）。したがって適切プログラムバイアス使用で典型閾値スイッチングから漸進スイッチング移行実現、メモリセル総抵抗を電極間実効ギャップ調整で漸進調整可能、生物学的シナプス同様観察可能。

生物学的シナプス同様、適切パルスプログラミング入力刺激でメモリスタデバイスコンダクタンス状態変化、複数神経タスク実行可能。PPFも重要特徴、入力刺激時間総和でコンダクタンス調整、シナプスフィルタリングと適応等短期神経タスク実行[40, 41]。バイオシナプスPPF動作：2連続スパイク刺激間インターバル時間が回復時間未満時、第2後シナプス応答が第1より高くなる[22]。図5aに固定幅間隔0.08 sスケール、振幅+2.0 V促進パルス対実装後デバイス応答監視結果示す。第1パルス比第2パルス応答で顕著電流増加観察、適切パルスプログラミング実装後明確コンダクタンス状態変化示唆。2後続パルス間インターバルで電流減衰観察、デバイス揮発性存在起因。コンダクタンス減衰はポテンシエートパルス除去後Ag原子拡散対応可能性[42]。成功PPF機能実行には2連続パルス間時間間隔がAg原子拡散弛緩時間未満、SiO_x:Ag/TiO_x層により多くAg原子押し込み必要。さらに、振幅+2.0 V、同幅間隔0.08 sスケール促進パルス列連続刺激で飽和状態達成（図5b）。高周波パルス印加でSiO_x層へ更Ag原子ポンプ、TE-BE間導電ブリッジ形成迄、飽和レベル達成[22]。この現象はヘッビアン学習ルールと類似、シナプス重み変化に飽和値必要、パルス列未染色スパイクでニューロン過剰興奮回避[43]。

ペアドパルス促進（PPF）実験結果。a +2.0 Vパルス高、0.08 sでAg/SiO_x:Ag/TiO_x/p⁺⁺-SiデバイスPPF実装。b 同幅間隔0.08 s、振幅+2.0 Vパルス列でシナプス重み飽和運動実証

さらに生物学的シナプス同様、メモリスタはポテンシエートスパイク実装後突然電流減少でメモリ喪失被る、メモリスタSTP存在起因[44, 45]。神経生物学でSTPとLTP一般に短期記憶（STM）と長期記憶（LTM）対応[46]。STPからLTP移行が反復刺激（リハーサルプロセス）で生起確立[46, 47]。生物学的シナプス観察挙動と検証比較のため、電圧パルス列をAg/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイス実装。図6aに同一振幅+1.4 V、幅間隔5 ms連続15パルス実装後初期0.05 mAから1.8 mAへ電流増加示す。読出電圧+0.3 Vでポテンシエートパルス実装直後に時間（t）経過で正規化電流減衰（(I_t−I_o)/I_o × 100%）測定（図6b）。正規化電流減衰と時間関係が式（1）関係で良好フィッティング[48]。

$$ {\Delta I}_t/{\Delta I}_o\times 100\%=\exp \left[-{\left(t/\tau \right)}^{\beta}\right] $$ (1)

Ag/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタ電流減衰と記憶保持。a 同一15ポテンシエートパルス実装後電流増加。b デバイス刺激後読出電圧+0.3 Vで電流減衰監視。c 正規化電流減衰対時間、刺激パルス数実装後STPからLTP移行示す。d 記憶保持と弛緩時間（τ）対パルス数

ここでτは弛緩時間、βはストレッチ指数（0 < β < 1）。一般にこの関係はランダムエネルギー分布持つ無秩序材料弛緩プロセス記述用いられる。曲線はシナプス重み減衰が心理学「忘却曲線」類似[49]、初期急速減衰（STP呼称可能）後漸次安定レベル達成（デバイスLTP呼称可能）特徴。しかし、デバイスで非常に短時間間隔（t）で明確正規化電流減衰観察、低コンダクタンス状態飽和（50秒で16%迄）。この状況下、パルスパラメータ変更せず更シミュレーションプロセス実施、繰り返しパルス数増加。同一初期状態から各パルス列セット（25、50、100、200パルス）直後に読出電圧+0.3 Vで電流測定。図6cに各測定セット正規化電流減衰時間経過、式（1）関係フィッティング示す。図6dに刺激数増加で弛緩時間（τ）増加、忘却プロセス緩やか化示す。同時に明確電流レベル上昇観察、シナプス重み（コンダクタンス）正変化示唆（図6d黒線）。図6結果はデバイスSTPとLTP存在明確証拠。少数刺激のみデバイスSTP誘導、飽和レベル微弱コンダクタンス上昇。したがって反復刺激数増加でリハーサルプロセスがコンダクタンスレベル上昇のみでなく長期記憶保持現象達成（図6d赤線）。

従来デジタル型メモリは情報記憶に不揮発性必要、バイオシナプスでは情報処理とメモリ状態再構成。図6でSTPからLTP移行実現、シナプス重み適宜調整、小シナプス重み不重要情報一時記憶後時間経過で減衰。この現象はAtkinsonとShiffrin「多重貯蔵モデル」類似[50]。本モデルで入力情報分析、リハーサルプロセス通じ「シナプス重み」重要性応じ異なる階層レベル記憶。したがって、刺激数関数としてデバイスシナプス重み増加と結果的弛緩時間（τ）延長がリハーサルスキーム最良検証。

パルス反復プロセスに加え、STPからLTP移行現象をパルス強度関数としてさらに検証。同幅間隔3 msスケールで異なるパルス振幅（+1.2 V、+1.6 V、+2.0 V、+2.8 V）実装後デバイス応答監視（図7a）。各50パルスパルス列実装後読出電圧+0.3 Vで電流監視。図7aストレッチ指数弛緩モデルフィッティング結果で弛緩時間がパルス強度関数で増加（図7b赤線）。同時に図7bで、より大きいτ 43 sと+2.8 V振幅で約90%シナプス重み上昇観察、より小さいτ 10 sと+1.2 V振幅で約25%シナプス重み比で遥かに高い、LTP形成示唆（図7b黒線）。これら結果から、デバイスLTP形成と持続性がパルス数とパルス振幅双方に高依存性見出せる。これら結果はメモリ状態（STMとLTM）と安定性がバイオシナプス入力刺激特性関連事実と一致。

Ag/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイス刺激プロセス後電流減衰実験結果。a 正規化電流減衰対時間、STPからLTP変換示す；b 記憶保持と弛緩時間（τ）パルス振幅関数

スパイクタイミング依存可塑性（STDP）は生物学的シナプス学習記憶機能另一基本特性[51]。電子シナプスで前/後シナプスパルス相対タイミングで重み変調可能報告[52]。ヘッビアンSTDPルール：前スパイク先行後スパイク（Δt > 0）で2ニューロン間結合強度強化。対照的に後スパイク先行前スパイク（Δt < 0）で結合弱化。この結合強度強化弱化はLTPとLTD対応[45]。全プロセスで時間に関する前/後スパイク順序が重み変化（ΔW）極性決定。本デバイスSTDPルールエミュレートため、+1.2 V（5 ms）と−1.2 V（5 ms）パルス対を前/後スパイク信号として実装（図8a）。Δt減少（Δt > 0とΔt < 0両ケース）でより顕著コンダクタンス変化（シナプス重み）出現。シナプス重み変化率をΔW = (G_t−G₀)/G₀ × 100%定義。G₀刺激前コンダクタンス、G_t前/後スパイク対用い刺激後コンダクタンス。図8bにシミュレーションプロセス前後ΔWとΔt関係プロット示す。前シナプス（正）が後スパイク（負）前出現（Δt > 0）時、Δt減少に伴うΔW増加でコンダクタンス増強。逆に前シナプス（正）が後スパイク（負）後出現（Δt < 0）時、Δt増加に伴うΔW減少でデバイス正味コンダクタンス減少（デプレッション）。これら結果はAg/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイスが人工シナプス形でヘッビアンSTDP学習ルールエミュレート成功実証。

Ag/SiO_x:Ag/TiO_x/p⁺⁺-SiメモリスタデバイスSTDPルール実装実験結果。a 同幅5 ms固定、振幅+1.2 Vと−1.2 Vパルス対電気プログラミングバイアス概略。刺激パルス接近時間差Δt ms（t = ±10n、n = 1, 2, …, 10）；b スパイクタイミング（Δt）関数としてシナプス重み（ΔW）、メモリスタデバイスポテンシエーションとデプレッション挙動良好実証

結論

まとめると、物理気相堆積プロセスでAg/SiO_x:Ag/TiO_x/p⁺⁺-Siシンプル構造新種メモリスタデバイス作製。正負パルス列実装でシナプス重み変調用広範囲抵抗変化持つメモリスタシナプス特性広範調査。単一作製メモリスタデバイスで、短期/長期増強抑制（STP/STD、LTP/LTD）、PPF、STPからLTP移行、STDPなど複数重要学習記憶機能同時実証、リハーサル動作以上の反復パルスで調整制御可能。さらに、対数I-V特性解析と対応物理モデルで、SiO_x:Ag層と底部電極間TiO_xバッファ層持つ新規Ag/SiO_x:Ag/TiO_x/p⁺⁺-Siメモリスタデバイス性能向上に、Agとp⁺⁺-Si電極間導電性Agフィラメント制御形成/溶解寄与示唆。この開発デバイスは人工シナプスとして、新世代生物模倣ニューラルネットワークとコンピューティングシステム設計とハードウェア実装へ潜在的研究展望もたらす可能性。