MOS容量の違いによる負容量FETの比較解析

概要

HfZrOₓベース電界効果トランジスタ（FET）の負容量（NC）効果を実験的に実証。制御用金属酸化膜半導体（MOS）FETと比較し、NCFETのI_DS、SS、G_mが改善された。実験では、異なるパッシベーション時間のボトムMISトランジスタが、異なるMOS容量を持つNCデバイスと等価。40分パッシベーションのNCFET電気特性が60分パッシベーションより優れ、C_FEとC_MOSの良好なマッチングによる。サブ60 mV/decadeのSSは未達成だが、ロジック応用に有益な非ヒステリシス伝達特性を獲得。

はじめに

トランジスタ微細化に伴い、集積回路（IC）集積度は継続的に向上。伴う電力消費問題の解決が急務。トランジスタ動作電圧低減で対処。室温でMOSFETのサブスレッショルドスイング（SS）は60 mV/decade未満にできず、閾値電圧V_THと電源電圧V_DD低減を制限。ボルツマン限界突破へ、負容量電界効果トランジスタ（NCFET）、抵抗ゲートFET、ナノ電気機械FET（NEMFET）、インパクト電離MOS（I-MOS）、トンネルFETなど新規輸送・スイッチング機構デバイス研究が進む。中でもNCFETは駆動電流を犠牲にせず急峻SS達成可能で注目。HfO₂ドープ（HfZrOₓ（HZO）、HfSiOₓ等）がNCFETで広く使用、CMOSプロセス互換。理論研究で、NCFETの強誘電体容量C_FEと基盤MOS容量C_MOSのミスマッチが望ましくないヒステリシス原因と判明。しかし、C_FEとC_MOSマッチングがNCFET電気特性に与える影響は実験面でも懸念事項。

本研究では、C_FEとC_MOSの異なるマッチングに基づき、異なるMOS容量を持つNC Ge FETの電気特性を研究。SS 60 mV/decade未満は未出現だが、ヒステリシスフリー伝達特性と優れた電気特性獲得。C_FE-V_FE曲線の明確なピークでHZOベースNCFETのNC効果実証。C_FEとC_MOSのより良いマッチングがより急峻なSSと高オン電流に寄与、ロジック応用に有益。

方法

Ge NCFET主要製造プロセスを図1aに示す。4インチn-Ge(001)ウェーハ（抵抗率0.088–0.14 Ω·cm）を基板使用。プレゲート洗浄後、超高真空チャンバーでSi₂H₆を用い表面パッシベーション。40分と60分の2パッシベーション時間使用。その後、TaN/HZO/TaN/HfO₂スタック堆積。HfO₂誘電体層とHZO強誘電体層厚はそれぞれ4.35 nmと4.5 nm。ゲートパターニングとエッチング後、ソース/ドレイン（S/D）領域をボロンイオン（B⁺）で30 keV、1 × 10¹⁵ cm⁻²ドーズで注入。S/Dメタルニッケルをリフトオフプロセスで形成。最終的に450 °C、30秒急速熱アニール。対照MOSFETをTaN/HfO₂スタックで作製。図1b、cに作製NCFETと対照MOSFET概略図。作製NCFET内部メタルゲートがチャネル表面電位を相殺、MFMIS構造と呼ばれる。

結果と考察

図2aに40分表面パッシベーションのNCFETと対照MOSFETの測定I_DS-V_GS曲線をプロット。両デバイスゲート長L_G = 3.5 µm。40分パッシベーションNCデバイスは対照MOSFETよりI_DS大幅改善。NCFET伝達曲線は非ヒステリシス特性。図2bのポイントSS対I_DS曲線で、NCトランジスタが対照デバイスよりSS改善、ただしサブ60 mV/decade未出現。図2cでV_DS = -0.05 VでNCトランジスタが対照デバイスより線形トランスコンダクタンスG_m大幅向上。図3で60分パッシベーションのNCFETと対照MOSFET電気性能比較。同様にNCFETのI_DS、ポイントSS、G_mが対照MOSFETより優秀。

図4aにV_DS = -0.05 V、V_GS-V_TH = -1.0 VでのNCFETと対照MOSFET駆動電流統計結果。NCFETは60分と40分パッシベーションでそれぞれ18.7%、35.6%のI_DS改善。40分パッシベーションNCFETが60分NCデバイスよりC_MOSとC_FEマッチング良好と推測。図4bでNCFETが最大トランスコンダクタンスG_m,maxで60分と40分パッシベーションでそれぞれ26.4%、51.3%改善。40分パッシベーション対照MOSFETが60分より高I_DSとG_m,max示すのは、より小さい等価酸化膜厚（EOT）による大きいC_MOSのため。内部メタルゲートが等電位面提供、デバイスを容量分圧回路として等価モデル化可能。総容量C_GはC_FEとC_MOS直列。内部ゲート電圧がNC効果で増幅。内部電圧増幅係数β = |C_FE| / (|C_FE| - C_MOS)が|C_MOS| = |C_FE|で最大。C_FEとC_MOSの最適マッチング達成がオン電流改善の前提条件。

抽出V_int対ゲート電圧V_GS曲線を図5aに示す。NCトランジスタのV_intは、NCトランジスタのI_DS-V_int曲線が対照デバイスのI_DS-V_GS曲線と完全同一との仮定から抽出可能。内部電圧増幅係数dV_int/dV_GSを図5bに示す。40分パッシベーションNCFETで広いV_GSスイープ範囲でdV_int/dV_GS > 1達成、測定プロセス中対照デバイスより急峻SSに寄与、局所分極スイッチングによるものと整合（図2b参照）。60分パッシベーションNCFETでは、V_GS < 0 V範囲でdV_int/dV_GS > 1達成、V_GS二重スイープで図3bのSS上昇と整合。

図6aにNCトランジスタの抽出C_MOS対V_GS曲線を示す。図5aのV_int-V_GSと対照MOSFETのC_G-V_GS曲線に依存。抽出C_MOSが測定C_Gと良好一致、計算手法妥当性実証。C_FEとC_MOS対V_FE曲線を図6bに描画。NC効果発現時点から、V_GS二重スイープ全域でトランジスタの負C_FE絶対値がC_MOS超過。|C_FE| > C_MOSかつC_FE < 0でヒステリシスフリー特性、C_MOSとC_FEマッチングがロジック応用に有益。図2a、3aのヒステリシスフリー特性は全ドメインマッチングと電荷トラップ抑制に起因。安定分極スイッチングが非ヒステリシス特性の原因。さらに、サブスレッショルド領域で|C_FE|とC_MOSのわずかな差異による大きい内部ゲートゲインdV_int/dV_G > 1がNCデバイス急峻SSの原因。同時に、40分パッシベーションNCFETが60分NCFETよりC_FEとC_MOSマッチング良好。これが40分パッシベーションNCFETが60分より優れた電気性能を持つ直接的証拠。FE分極がV_FE変化、FE電荷変動。総電荷がFE分極に加えてV_GS増分で乗算。つまり、与えられたV_GSでチャネル電荷増加しI_DS改善。結果として急峻SSが実験で出現。

結論

40分と60分パッシベーションNCFETでヒステリシスフリー伝達特性獲得。実験で40分パッシベーションNC Ge pFETが60分NCデバイスより優れた電気特性。HZOベースNCFETのNC効果も実証。NCFETで急峻SSとdV_int/dV_GS > 1達成。40分パッシベーションNCFETでC_FEとC_MOS良好マッチング達成、非ヒステリシス特性に寄与。異なるNC挙動はFE薄膜微視的ドメイン壁スイッチング関連と推測。

略語

B⁺

ホウ素イオン

EOT

等価酸化膜厚

FETs

電界効果トランジスタ

HZO

HfZrOₓ

IC

集積回路

I-MOS

インパクト電離金属酸化膜半導体

MOS

金属酸化膜半導体

NC

負容量

NCFET

負容量電界効果トランジスタ

NEMFET

ナノ電気機械FET

S/D

ソース/ドレイン

SS

サブスレッショルドスイング