RTOSRevealedシリーズを表示する この記事では、セマフォについて引き続き説明します。 セマフォユーティリティサービス Nucleus RTOSには、セマフォに関連付けられたユーティリティ関数を提供する4つのAPI呼び出しがあります。セマフォのリセット、セマフォに関する情報の返送、アプリケーション内のセマフォの数の返送、およびアプリケーション内のすべてのセマフォへのポインターの返送です。これらの最初の3つはNucleusSEに実装されています。 セマフォのリセット このAPI呼び出しは、セマフォを初期の未使用の状態に復元します。このAPI関数は、他のカーネルオブジェクトで使用

RTOSRevealedシリーズを表示する メールボックスは以前の記事で紹介されました。これらはおそらく、Nucleus SEによってサポートされている、信号に続く2番目に簡単なタスク間通信方法です。これらは、タスク間で単純なメッセージを渡すための低コストでありながら柔軟な手段を提供します。 メールボックスの使用 Nucleus SEでは、メールボックスはビルド時に設定されます。アプリケーションには最大16個のメールボックスが構成されている場合があります。メールボックスが構成されていない場合、メールボックスに関連するデータ構造やサービス呼び出しコードはアプリケーションに含まれません。 メ

2011年のリリース以来、ARMv8プロセッサアーキテクチャはモバイルデバイス市場で非常に普及しています。 ARM Limited CEOの予測によると、この世代のプロセッサは2020年までに最大25％の世界市場シェアを獲得するでしょう。ソフトウェアサポートが確立され、機能と一般を継承することでさらに発展しているのは当然です。歴史的に形成されたインフラストラクチャの原則。 市場のサーバーセグメントでは、根本的に異なる状況が見られます。 X86ベースのサーバーは長い間この分野を支配してきましたが、ARMv8はその道を歩み始めたばかりです（そして特定のビジネスセグメントにのみ）。 ARMのこの市

編集者注：私たちの親友であるMaxは、電子計算機とソルバーの提案を探しています。大きすぎたり小さすぎたりするものはありません。 EEWeb.comのツールリストに含める価値があると思われるものを彼に知らせてください。 時々、思いがけない太陽の光が雲を突破して私の人生を明るくしてくれます。そのような出来事はちょうど起こった。少し前に、私がこれらの言葉を書いているとき、私は権威の下着を着て、EEWebの電子計算機のコレクションに追加しようとしている権力の回廊をまたぐ人々から知らされました。 （出典：pixabay.com） 唯一の欠点は、運命の神聖なホールに住み、私たち

さまざまなプロジェクトのクラウドファンディングキャンペーンを開始した人々から、非常に多くのメールを受け取ります。これはおそらく、私が時々クラウドファンディングの水に足を浸したことと、特に私の空想を微調整したプロジェクトにいくつかのコラムを投稿したことが原因です。 これらのプロジェクトの中には、大きく、複雑で、高価なものもあれば、小さく、低コストで、頭を悩ませるのが簡単なものもあります。私は特に、「D’oh！なぜ私はそれを考えなかったのですか？」そういえば、フォレスト・バオという男からメールが届きました。彼は次のように言っています。 こんにちは、Arduinoでのプロトタイピングを大幅にス

高速アナログ-デジタルコンバータ（ADC）のサンプリングレートが向上するにつれて、ADCの出力データのコードエラー（スパークルコードとも呼ばれる）の問題も発生します。コードエラーは、定義されたしきい値を超えるADCの出力コードのエラーとして定義されます。しきい値は、最も一般的には、ノイズが存在する場合にエラーを簡単に識別できるように、エラーがADCのノイズの予想される振幅を超えるレベルとして定義されます。 エラーしきい値のこの定義を説明する別の方法は、ADCの想定されるガウス分布ノイズが与えられた場合に、エラー振幅がその振幅の期待確率を超える確率で発生することです。 図1 は、ADCの出力

前回の投稿「ArmCortex-M低電力モードの基礎」では、すべてのArm Cortex-Mプロセッサに見られる低電力モードの基礎と、WFIおよびWFE命令を活用してプロセッサを配置する方法について説明しました。寝るため。しかし、実際に残っている問題は、これらの低電力モードが実際のマイクロコントローラーにどのように実装され、それらのモードが組み込みシステムにどのように影響するかということです。この投稿では、マイクロコントローラーをスリープ状態にする方法を詳しく調べ、どのくらいのエネルギーが私たちを購入するかを確認します。 低電力モードの実験 低電力モードを調べる最良の方法は、マイクロコン

電力はコストがかかる傾向があります。高電力コストは非常に高くなります。アクトン卿の有名な引用のこのかなり強制的な適応は、半導体設計と電力消費の2つの重要な側面を捉えています。時間の経過に伴う平均消費電力を見ると、消費電力の高いチップには高いコストがかかることは明らかです。ポータブルデバイスでは、電力が増えると、バッテリーが大きくて高価になるか、バッテリーの寿命が短くなります。さらに、より多くの電力は、結果として生じる熱を放散するためのより高度でより高価なパッケージングを意味します。これらの3つの要因には、製品の価格設定、利益率、および市場での成功の可能性の観点からも波及効果のコストがあります。

近年、より小さなパッケージ、新しいフォームファクター、低消費電力、組み込み信号処理、センサー、イメージングインターフェイス、電力管理コンポーネントなどの機能の向上を必要とする新しい電子機器アプリケーションが急増しています。これらはすべて緊密な寸法に統合されており、場合によっては柔軟な基板。この傾向は、従来のPCBテクノロジーに多くの課題をもたらしています。以前は平面で剛性の高いPCBが主流でしたが、スマートウォッチ、IoTデバイス、その他のコンパクトなシステムの出現により、縮小し続けるパッケージサイズの輪郭に合うように設計された高度な新しい小型PCBの開発が促進されました。この新世代のPCBは

デザインがあったエレクトロニクスデザインの黎明期から、バグがありました。しかし、それらがバグであった場合、必然的にデバッグが行われ、障害、バグ、およびエラーとの壮大なレスリングマッチに従事して、どちらが優勢になるか、そしてどれほど徹底的に決定するかを決定しました。 多くの点で、デバッグテクノロジの進化は、設計のあらゆる側面と同じくらい魅力的です。しかし、それが脚光を浴びることはめったにありません。デバッグは、単純な刺激-応答-観察アプローチから、ますます複雑になる設計に対処するために考案された高度なツール、機器、および方法論へと進化しました。現在、2017年には、機能I / Oを介したデバッ

非同期リセットと同期ロジッククロック間の調整が不足していると、電源投入時に断続的に障害が発生します。この一連の記事では、非同期リセットの要件と課題について説明し、ASICとFPGAの設計の高度なソリューションを探ります。 非同期リセットは、電源投入後に同期回路を既知の状態にするために、VLSI設計で従来から採用されています。非同期リセットリリース操作は、リセットとクロック間の競合の可能性による同期の失敗を排除するために、同期ロジッククロック信号と調整する必要があります。このような調整が不足していると、電源投入時に断続的に障害が発生します。大規模なマルチクロックドメイン設計を検討すると、問題が

非同期リセットと同期ロジッククロック間の調整が不足していると、電源投入時に断続的に障害が発生します。この一連の記事では、非同期リセットの要件と課題について説明し、ASICとFPGAの設計の高度なソリューションを探ります。 非同期リセットは、電源投入後に同期回路を既知の状態にするために、VLSI設計で従来から採用されています。非同期リセットリリース操作は、リセットとクロック間の競合の可能性による同期の失敗を排除するために、同期ロジッククロック信号と調整する必要があります。このような調整が不足していると、電源投入時に断続的に障害が発生します。大規模なマルチクロックドメイン設計を検討すると、問題が

インターネット上には多数のリアルタイムオペレーティングシステム（RTOS）があります（「小さな」リストを表示するには、ここをクリックしてください）。ただし、これらのオファリングの多くは、現在、デッド/メンテナンスされていないプロジェクトです。 残っているもののうち、ほとんどは1つのマイクロコントローラまたは1つのマイクロコントローラファミリのみをサポートしています。さらにフィルタリングすると、複数のマイクロコントローラーをサポートしているものでさえ、通常、必要なすべての機能を備えていないことがわかります：USB、イーサネット、Wi-Fi、6LoWPAN、グラフィックLCD、SDカード、FAT

最近、Brian Baileyが円卓会議を開催し、 Supporting CPUs Plus FPGAs という2部構成の記事を作成しました。 。専門家は、FPGAとCPUに基づくシステム設計の進化する現実について話し合いました。このディスカッションでは、デザインフローの最近の開発と、新しいテクノロジを使用することで、ソフトウェア開発者がCPUとFPGAプラットフォームの市場投入までの時間を短縮するのにどのように役立つかについて説明します。 はじめに 人工知能（AI）への関心の高まり、接続されたオブジェクト（IoT）の出現、データセンターの加速傾向を見ると、3つの共通点は何ですか？ ソフト

私は長い間、Achronixから出てくるテクノロジーに興味を持っていました。彼らは、2004/2005年頃に非同期FPGAファブリックで最初に私の興味を引きました。最終的に、これは2 GHzでクロックされる同期FPGAと同等の速度に達することができました（そのような獣がいた場合）が、限られた数のアルゴリズムおよびデータフローアプリケーションにのみ適用可能でした。 2013年、AchronixはSpeedsterと呼ばれる高性能で高密度のスタンドアロンFPGAファミリを発売しました。これらは、対象となるアプリケーションに重点を置いています。 Achronix製品ポートフォリオは、高性能の組み込

ヒアラブルと真のワイヤレスステレオイヤフォンは人気を集めていますが、それらはまだ完全な可能性に到達するにはほど遠いです。これらの小さなデバイスは、人々が周囲と対話する方法を変革し、日常生活に強化された聴覚機能、楽しみ、および安全性を追加することができます。ワイヤーフリーの音楽体験のために、市場での採用はすでに進行中です。家電製品からアクションカメラまで、より多くのデバイスが音声でアクティブ化されるにつれて、これらの小さなイヤフォンも同様になり、同時に音声インターフェイスのインテリジェンスは絶えず向上しています。ただし、複数のテクノロジーを1つのシームレスなパッケージに標準化および統合していない

編集者注：ワイヤレス設計は、接続されたデバイスの開発に最適な計画を妨げる可能性があります。特に、不適切に設計されたアンテナフィードラインは、テスト中の開発の後半まで発見するのが難しい場合があります。これは、EEWebの友人からのすばらしい記事の一部であり、Wi-Fiパフォーマンスを改善するために必要な接地されたコプレーナ導波管RFフィードラインの設計を改善するために使用されるアプローチの詳細を提供します。 最近、AriraDesignのSignalIntegrity Groupは、クライアントのボード上のWi-Fiサブシステムのパフォーマンスを向上させるために、既存の5GHz接地コプレー

過去数年間で、自動音声認識（ASR）の大幅な進歩により、音声をメインインターフェイスとして使用するデバイスやアプリケーションが豊富に登場しました。 IEEEスペクトラム 雑誌は2017年を音声認識の年と宣言しました。 ZDNetはCES2017から、音声が次のコンピューターインターフェイスであると報告しました。そして他の多くの人も同様の見解を共有しています。では、音声インターフェースの進歩に関して、私たちはどこにいるのでしょうか。この投稿では、音声インターフェイスとその実現テクノロジーの現状を調査します。 何台のデバイスがあなたと会話しますか？ 音声アクティベーションは私たちの周りにありま

私のキャリアの過程で、私はいくつかの非常に興味深いプロジェクトのために多くのFPGAデザインの開発に携わってきました。悲しいことに、私はまた、ひどく迷っているいくつかのFPGAデザインの救済にも関わってきました。これらの問題の設計に取り組んでいると、ターゲットアプリケーションと開発チームのメンバーは異なっていましたが、最初のエンジニアが最初の行を書く前に、設計が失敗する運命にあるいくつかの共通点を共有していることが明らかになりました。 HDLコードの。 （出典：pixabay.com） このことを念頭に置いて、私はこれらのプロジェクトを救助する一環として私が観察した5つの一般的な問

5Gという用語（第5世代のモバイルネットワークまたはワイヤレスシステムを意味する）は、最近ますます登場しています。早くも2020年に初期展開の話があります。あまり話されていないのは、5G標準がまだ検討および定義されており、多くの側面がまだ流動的であるという事実です。 では、5Gには何が必要ですか？さて、次世代モバイルネットワーク（NGMN）アライアンスは、5G規格が満たすべき次の要件を定義しています。 数万人のユーザーの1秒あたり数十メガビットのデータレート。 大都市圏のデータレートは毎秒100メガビットです。 同じオフィスフロアの多くの労働者に同時に1Gb /秒。 ワイヤレスセンサーの数