電気と磁気 電流が導体を流れると、導体を周回する磁場が発生します。導体がコイルに巻かれると、磁場はコイル軸に沿って整列します。他条件同等なら、電流が強いほど磁場も強くなります。 インダクタと磁場 インダクタは磁場にエネルギーを蓄えることで電流変化に抵抗します。トランスでは、2つの誘導コイルが共通鉄心を共有し、一方のコイルの磁場が他方にエネルギーを転送します。トランス以外でも、電磁場を機械的運動に利用できます。 ソレノイド 電流を流したコイルの磁場が、近くの磁性物体——アーマチュアと呼ばれる——を引き寄せると、ソレノイドが形成されます。アーマチュアはDCまたはACで駆動可能で、鉄系材料を引

理想的には、メカニカルスイッチは接点が接触した瞬間に瞬時に閉じ、連続的な電気経路を作るべきです。 しかし現実には、可動接点の質量とスイッチ機構固有の弾性により、接点が最初に接触したときに短い「バウンス（跳ね返り）」が発生します。この振動は、数分の1ミリ秒から数ミリ秒続き、接点が安定するまで続きます。白熱灯の点灯など低速アプリケーションでは、ランプの暖機時間がバウンス期間を圧倒するため、バウンスは知覚されません。 しかし、スイッチが高速電子回路——アンプ、マイクロコントローラ、デジタルカウンタなど——に供給される場合、バウンスは意図しない複数の遷移を導入します。結果はノイズの多い出力や誤カウント

プロセスオートメーションにおいて、スイッチの「ノーマル（normal）」ポジションとは、外力が加わっていないときに占める状態——棚に置かれた状態、操作準備完了の状態——を指します。 スイッチ接点は、作動時に閉（導通作成）または開（導通遮断）するよう設計されています。非作動時の接点の振る舞いがそのノーマル状態を定義します： ノーマルオープン（NO） — 非作動位置で接点が開いている。スイッチ作動で閉じ、回路を完成。 ノーマルクローズド（NC） — 非作動位置で接点が閉じている。作動で開き、回路を遮断。 スプリングリターン機構を持つスイッチでは、負荷なしでスプリングが接点を押す方向を「ノーマル

スイッチの主機能は、命令に応じて2つの導体を確実に接続・切断することです。この電気経路を作断する要素を 接点（contacts） と呼びます。基本原理は、レバーで2本の銅線を押し付けるだけでも実現できますが、真に信頼性の高いスイッチ設計には、慎重な材料選定、精密な機械ガイド、環境および電気的ストレスへの保護が要求されます。 接点材料と性能 産業用接点は通常、銀または銀-カドミウム合金で作られます。これらの金属は、表面腐食や酸化にさらされても導電性を保持し、長期間にわたって低接触抵抗を確保します。金メッキ接点は最高の耐食性と非常に低い ウェッティング電流（wetting current）——表

スイッチは電気システムの基礎ですが、そのタイプを深く理解することは、その後の章——初期技術のメカニカルスイッチベースのデジタルロジックを扱う章——にとって不可欠です。 スイッチ駆動回路とソリッドステート論理ゲートを並行して学ぶことで、両概念がシンプルになり、デジタルロジックの数学的骨格であるブール代数の習得への基盤が築かれます。 電気スイッチとは？ 電気スイッチは、回路内の電子の流れを遮断または完成させるデバイスです。これはバイナリ要素として振る舞います——完全に「閉」（オン）または完全に「開」（オフ）。この章では、今日存在するさまざまなスイッチカテゴリを探ります。 さまざまなスイッチタイ

デジタル論理ゲートは、トランジスタと抵抗が単一の半導体ウェーハにエッチングされた集積回路として製造されます。少数のゲートを必要とするエンジニア、技術者、ホビイストにとって、デュアルインラインパッケージ（DIP）は最もアクセスしやすくコスト効率の良いソリューションです。 DIP ICは、0.100インチ間隔で均等に配置されたピンを備え、標準的なPCBレイアウトとのシームレスな互換性を確保します。一般的なピン数には8、14、16、18、24があります。 部品番号 業界標準の部品番号は、ゲートタイプと数を記述します。例えば、74LS02 は主要メーカーのいずれからも同一に動作し、サプライヤー間の互

論理ゲートの入力電圧 論理回路は、バイナリ値を表す2つの離散電圧レベルで動作するように設計されています：「ハイ」（ロジック1）は電源電圧に近く、「ロー」（ロジック0）はグラウンド近くです。理想的にはこれらのレベルは電源レールちょうどに位置しますが、現実のトランジスタ電圧降下と負荷効果により、信号は通常0Vと電源電圧の間のどこかに位置します。 TTLゲート入力の電圧許容範囲 TTLデバイスは公称5V電源（±0.25V）で動作します。完璧なTTL「ハイ」は正確に5.00V、「ロー」は0.00Vですが、実際の閾値はより寛容です： ロー入力許容： 0V 〜 0.8V ハイ入力許容： 2V 〜 5V

NANDゲートとNORゲートは、それ自体を十分な数組み合わせることで、他のあらゆる論理演算を実装できる唯一の標準論理ファミリです。この普遍的特性は、これらのゲートタイプのいずれかのみに依存する多くのデジタル制御システムの基盤となっています。 例えば、単純なOR機能はNANDゲート3つだけで構築でき、NORゲートでも同様です。以下のセクションでは、NOT、AND、OR、NAND、NORのすべての基本ゲートを、NANDのみ、またはNORのみを使用して構築する方法を示します。 NOT機能の構築 NANDゲートとNORゲートの両方がインバータとして機能します。TTLデバイスで最も実用的なアプローチは

相補出力ゲート 多くの設計で、エンジニアは単一の論理素子から反転出力と非反転出力の両方を供給するゲートを必要とします。古典的な例は、バッファとしてもインバータとしても機能する1入力ゲートで、各機能用に別々の端子を提供します。 ANDとNANDの結果を同時に出力する2入力ゲートも利用可能です。これらのデバイスは相補出力ゲートと呼ばれます。 このようなゲートの標準シンボルは、基本ゲート形状にバーと2本の出力線を持つものです。相補シンボルの配列を以下に示します： 相補ゲートの利点 相補ゲートは、スペースが貴重な高密度回路で貴重です。追加のインバータICを不要にし、基板面積と部品点数を削減します。

これまで、トランジスタ論理回路の解析は TTL 設計パラダイムに限定されてきました。ここではバイポーラトランジスタが使用され、入力フロート＝「ハイ」（Vcc接続と同等）という戦略、および「オープンコレクタ」出力段の許容が維持されてきました。しかし、これは論理ゲートを構築する唯一の方法ではありません。 電界効果トランジスタ 特に絶縁ゲート型の電界効果トランジスタをゲート設計に採用できます。電圧制御デバイスであるため、IGFETはよりシンプルな回路を実現します。以下に、PチャネルとNチャネルIGFETで構築したインバータを示します：     正電源の Vdd というラベルは

TTL回路解析 古典的なTTL NORゲートを解析し、それがORゲートにどう変換されるかを見てみましょう。以下の回路は主要コンポーネントを示しています： トランジスタ Q1 と Q2 は、他のTTL設計で使用されるステアリングネットワークと同様に、2ダイオードステアリングネットワークとして機能します。それらを明示的なダイオードで置き換えると動作がより明確になります： 入力 A がフロートまたはVccに接続されているとき、ベース電流が Q3 に流れ、飽和駆動します。A がグラウンドされると、その電流は「Q1」の左ステアリングダイオードを通じて迂回し、Q3 をカットオフに強制します。同じ論理が

標準的なオープンコレクタTTLインバータに第2入力を追加することで、自然にNAND機能を実装する回路が得られます。この記事では、その解析を歩み、トランジスタの振る舞いを説明し、シンプルなインバータにさらに1段インバータを追加してANDゲートに変える方法を示します。 インバータから2入力デバイスへ 出発点は従来のオープンコレクタTTLインバータです。回路は、第1入力とまったく同じように、第2入力端子をトランジスタQ2のベースに接続することで拡張されます。結果の回路図は以下のようになります： 図はシンプルですが、このデバイスは「2入力インバータ」としては機能しません。論理的解析を通じてその真理

論理ゲートの用途 インバータとバッファ回路は、単一入力論理演算の全範囲をカバーします。実質的な機能の深みを加えるには、入力数を増やし、可能な入力状態を増やして、より複雑な論理振る舞いを可能にする必要があります。 単一入力ではハイ（1）かロー（0）の2状態のみです。2入力ゲートでは4通り（00, 01, 10, 11）、3入力では8通り（000, 001, 010, 011, 100, 101, 110, 111）、一般に n 入力で 2^n 状態となります： これらの追加の組み合わせにより、ゲートの出力を単一信号の単純な反転やバッファリングではなく、1と0の特定のパターンによって決定できるよ

2つのインバータゲートをカスケード接続——1つの出力を次の入力に接続——すると、2回の反転が打ち消し合い、非反転パスが生成されます。一見冗長に見えますが、重要な役割を果たします：弱い信号の増幅です。 TTLロジックでは、すべてのゲートが信号増幅器として機能します。十分な電流をソース/シンクできない弱い信号源は、インバータのペアによってブーストされます。ロジックレベルは変わりませんが、最終インバータの完全な電流ソーシング/シンキング能力が後続の負荷を駆動するために利用可能になります。 この機能を専門に行う専用コンポーネントが バッファゲート（buffer gate） です。そのシンボルは、出力

単一トランジスタのインバータは説明用としては有用ですが、実際のデジタルロジックに必要な性能を備えていません。実用的なNOTゲートは、高電圧利得を得て出力トランジスタが完全カットオフまたは完全飽和でクリーンに動作するよう、複数のトランジスタを用い、誤った損傷から保護する要素を組み込みます。 実用的なインバータの回路図 以下は、信頼性の高い高利得動作に必要なすべてのコンポーネントを組み込んだ、機能的なTTL NOTゲートの完全な回路図です： この設計は抵抗、ダイオード、バイポーラ接合トランジスタ（BJT）のみに依存します。フィールド効果トランジスタ（FET）を使用する代替トポロジもNOT演算を

二進法数値は魅力的な数学的構成要素ですが、その真の力はエレクトロニクスに応用されたときに発揮されます。この章では、二進ビットがどのように実世界の回路動作に変換されるかを示します。 二進法数値の意義はそのシンプルさにあります：ビットは0または1の2つの値しか取れません。飽和状態間で切り替え可能なあらゆる物理媒体がビットを表現できます。したがって、バイナリビットを格納できるシステムは、数値をエンコードし操作することもできます——これがデジタルコンピューティングの基石です。 バイナリと電子回路 トランジスタのバイナリ動作 トランジスタは、限界までバイアスされると、カットオフ（制御電流なし）または飽

バイナリ数値システムを習得することは、デジタル回路の設計、構築、トラブルシューティングを行うすべての人にとって不可欠です。バイナリ言語——2つの値のみで構成される——は、回路のトランジスタの2つの状態、飽和（オン）とカットオフ（オフ）に直接マッピングされます。この自然な適合性が、バイナリを電子機器における数値データの表現と操作のデフォルトの選択肢にしています。 バイナリ数を保持するデジタル回路を構築する際、設計者は各ビット専用のオン/オフ段階を割り当てる必要があります。つまり、システムの最大ビット幅が表現可能な異なる数値の個数を決定し、アバカスの竿の数が表示できる数の大きさを制限するのと同様で

符号付き二進数を扱うとき、加算や減算の結果が、固定ビット数で表現可能な大きさを超えることがあります。この現象をオーバーフローと呼び、符号ビットの位置が計算開始時に固定されているために起こります。 以下の例では、大きさを表す5ビットと、最左（第6）ビットを符号ビットとして使用します。5ビットの大きさで 2⁵ = 32 通りの整数値を表現可能で、0から最大大きさまでです。したがって、表現可能な最大の正の数は +31₁₀（011111₂）、最小は −32₁₀（100000₂）です。 6ビット数値フィールドの制約 同じ6ビットフィールドを使用する2つの二進数を加算すると、結果が −32 〜 +31

二進法減算は古典的なビット単位の借り算で実行できますが、二の補数算術を使うとさらにシンプルです。被減数を負の二進形式に変換してから加算することで、演算を単一の二進法加算に帰着させます。 二の補数では、正の数と同じビット幅で負の数をエンコードでき、先頭の「負の重み」ビットを使用します。正の数と負の数を加算すると、負のオペランドの最上位ビットが負の重みとして振る舞い、実質的に減算を実行します。 例1：7₁₀ − 5₁₀ 各値を、3つのデータビットと1つの負の重みビットを用いた二の補数で表現： 正の7 = 0111₂負の5 = 1011₂ これらを加算： . 1111 ← 繰り上げビット . 01

減算は、被減数を負の値として扱うことで加算に変換できます；例えば、7 − 5 は 7 + (−5) となります。 正の二進表現をマスターしたら、次のステップは負の数をエンコードし、同じ加算ルーチンで減算を実行できるようにすることです。 十進法では、最上位桁にマイナス記号を前置します（例：−5）。二進ハードウェアではハイかローの2状態しかないため、符号をビットパターン自体にエンコードしなければなりません。 この文脈では、「マイナス」記号のような第3の記号はありません。1つのビットを数学的符号を表すために予約する解決策があります： ビットを位取り重み以外の目的で使用すると混乱を招きます；例えば、